公开(公告)号：US07555042B2

公开(公告)日：2009-06-30

申请号：US10337857

申请日：2003-01-08

申请人： Youngduck Kim ,  Jaehong Park ,  Kyoungmook Lim ,  Kyungheon Noh ,  Sehwoong Jeong

发明人： Youngduck Kim ,  Jaehong Park ,  Kyoungmook Lim ,  Kyungheon Noh ,  Sehwoong Jeong

IPC分类号： H04N7/12 ,  H04N11/02 ,  H04N11/04 ,  H04B1/66

CPC分类号： H04N5/783 ,  H04N9/8042 ,  H04N19/159 ,  H04N19/40 ,  H04N19/61 ,  H04N21/4325 ,  H04N21/440218

摘要： In the method and apparatus for reverse play, the forward predictive encoded pictures in a compressed video stream are decoded, and selected ones of the decoded, forward predictive encoded pictures are re-encoded as anchor pictures. These anchor pictures are then used to decode portions of the compressed video stream for display in a reverse display order.

摘要翻译： 在用于反向播放的方法和装置中，压缩视频流中的前向预测编码图像被解码，并且解码的正向预测编码图像中的选择的一个被重新编码为主图像。 这些锚图像然后用于解码压缩视频流的部分，以便以反向显示顺序显示。

公开(公告)号：US20120120082A1

公开(公告)日：2012-05-17

申请号：US13292180

申请日：2011-11-09

申请人： Jachun Ku ,  Kyoungmook Lim

发明人： Jachun Ku ,  Kyoungmook Lim

IPC分类号： H03L5/00 ,  G06F13/14 ,  H03K19/0175

CPC分类号： H03K19/00315 ,  H03K19/018521

摘要： Disclosed is a level shifter that includes an input node; first and second voltage shifter circuits configured to generate an output clock of a second voltage domain in response to an input clock of a first voltage domain input via the input node, and an output node configured to output the output clock, wherein the first and second voltage shifter circuits have the same structure and are connected in parallel between the input node and an output node.

摘要翻译： 公开了一种包括输入节点的电平移位器; 第一和第二电压移位器电路，被配置为响应于经由输入节点输入的第一电压域的输入时钟产生第二电压域的输出时钟，以及输出节点，被配置为输出输出时钟，其中第一和第二 电压移位器电路具有相同的结构，并且在输入节点和输出节点之间并联连接。

公开(公告)号：US08970454B2

公开(公告)日：2015-03-03

申请号：US13292180

申请日：2011-11-09

申请人： Jachun Ku ,  Kyoungmook Lim

发明人： Jachun Ku ,  Kyoungmook Lim

IPC分类号： G09G3/10 ,  G09G3/36 ,  H03K19/003 ,  H03K19/0185

CPC分类号： H03K19/00315 ,  H03K19/018521

摘要： Disclosed is a level shifter that includes an input node; first and second voltage shifter circuits configured to generate an output clock of a second voltage domain in response to an input clock of a first voltage domain input via the input node, and an output node configured to output the output clock, wherein the first and second voltage shifter circuits have the same structure and are connected in parallel between the input node and an output node.

摘要翻译： 公开了一种包括输入节点的电平移位器; 第一和第二电压移位器电路，被配置为响应于经由输入节点输入的第一电压域的输入时钟产生第二电压域的输出时钟，以及输出节点，被配置为输出输出时钟，其中第一和第二 电压移位器电路具有相同的结构，并且在输入节点和输出节点之间并联连接。

公开(公告)号：US08650458B2

公开(公告)日：2014-02-11

申请号：US13316021

申请日：2011-12-09

申请人： Kwanho Kim ,  Kyoungmook Lim ,  Jae-Deok Nam ,  Seong Woon Kim

发明人： Kwanho Kim ,  Kyoungmook Lim ,  Jae-Deok Nam ,  Seong Woon Kim

IPC分类号： H03M13/09

CPC分类号： G06F11/1068 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/2906 ,  H03M13/618 ,  H03M13/6356

摘要： A method of encoding/decoding data for storage and retrieval from a flash memory device, by generating a first error correction code on a combination of first user data to be stored in a first logical unit of storage in the flash memory device and padding data derived from second user data and an associated second error correction code stored in a second logical unit of storage in the flash memory device. The first user data and the first error correction code can be stored in the first logical unit of storage.

摘要翻译： 一种通过在存储在闪速存储器件中的第一逻辑单元存储器中的第一用户数据的组合上生成第一纠错码并且导出的填充数据的方法，用于对从闪速存储器件进行存储和检索的数据进行编码/解码的方法 来自第二用户数据和存储在闪存设备中的第二逻辑存储单元中的相关联的第二纠错码。 第一用户数据和第一纠错码可以存储在第一逻辑存储单元中。

公开(公告)号：US08381085B2

公开(公告)日：2013-02-19

申请号：US12875479

申请日：2010-09-03

申请人： EuiJin Kwon ,  Kyoungmook Lim ,  Kwanho Kim

发明人： EuiJin Kwon ,  Kyoungmook Lim ,  Kwanho Kim

IPC分类号： H03M13/00

CPC分类号： G06F11/1068

摘要： A semiconductor memory device is provided. The semiconductor memory device includes an error correction code block and a memory. The error correction code block performs error correction encoding for user data to generate parity data. The memory stores the user data and the parity data. The error correction code block generates parity data, including a number of bits equal to at least 2t, wherein t is a natural number, and the bits of the parity data distinguish free page data from user data that is equal to the free page data.

摘要翻译： 提供半导体存储器件。 半导体存储器件包括纠错码块和存储器。 纠错码块对用户数据进行纠错编码，生成奇偶校验数据。 存储器存储用户数据和奇偶校验数据。 纠错码块产生包括等于至少2t的位数的奇偶校验数据，其中t是自然数，并且奇偶校验数据的比特将免费页数据与等于自由页数据的用户数据区分开。

公开(公告)号：US09214441B2

公开(公告)日：2015-12-15

申请号：US14283833

申请日：2014-05-21

申请人： Heungkyu Kwon ,  Kyoungmook Lim

发明人： Heungkyu Kwon ,  Kyoungmook Lim

IPC分类号： H01L23/48 ,  H01L23/00 ,  H01L25/065 ,  H01L25/10

CPC分类号： H01L24/30 ,  H01L24/06 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05553 ,  H01L2224/05571 ,  H01L2224/06131 ,  H01L2224/06134 ,  H01L2224/06155 ,  H01L2224/14131 ,  H01L2224/14134 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/26175 ,  H01L2224/29036 ,  H01L2224/3001 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45139 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/13099 ,  H01L2924/00011 ,  H01L2224/45099

摘要： According to example embodiments, a semiconductor package includes a first and a second semiconductor package. The first semiconductor package includes a first package substrate, first and second memory chips spaced apart from each other on the first package substrate in a first direction, third and fourth memory chips on the first and second memory chips, respectively, and first and second jumper chips on the first and second memory chips, respectively. The first and second jumper chips are spaced apart from the third and fourth memory chips, respectively, in a second direction crossing the first direction. The second semiconductor package may include a second package substrate and a logic chip on the second package substrate. The first semiconductor package may be on the second semiconductor package.

摘要翻译： 根据示例性实施例，半导体封装包括第一和第二半导体封装。 第一半导体封装包括第一封装衬底，在第一方向上在第一封装衬底上彼此间隔开的第一和第二存储器芯片，分别在第一和第二存储器芯片上的第三和第四存储器芯片，以及第一和第二跳线 分别在第一和第二存储器芯片上的芯片。 第一和第二跳线芯片分别与第三和第四存储器芯片在与第一方向交叉的第二方向上分开。 第二半导体封装可以包括第二封装衬底和第二封装衬底上的逻辑芯片。 第一半导体封装可以在第二半导体封装上。

公开(公告)号：US20120185747A1

公开(公告)日：2012-07-19

申请号：US13316021

申请日：2011-12-09

申请人： Kwanho Kim ,  Kyoungmook Lim ,  Jae-Deok Nam ,  Seong Woon Kim

发明人： Kwanho Kim ,  Kyoungmook Lim ,  Jae-Deok Nam ,  Seong Woon Kim

IPC分类号： H03M13/29 ,  G06F11/10

CPC分类号： G06F11/1068 ,  H03M13/1515 ,  H03M13/152 ,  H03M13/2906 ,  H03M13/618 ,  H03M13/6356

摘要： A method of encoding/decoding data for storage in and retrieval from a flash memory device, can be provided by generating a first error correction code on a combination of first user data to be stored in a first logical unit of storage in the flash memory device and padding data that is derived from second user data and an associated second error correction code stored in a second logical unit of storage in the flash memory device that is directly adjacent to the first logical unit of storage. The first user data and the first error correction code can be stored in the first logical unit of storage.

摘要翻译： 可以通过在要存储在闪速存储器件中的第一逻辑存储单元中的第一用户数据的组合上生成第一纠错码来提供用于存储和从闪速存储器件检索数据的数据的编码/解码方法 以及从第二用户数据导出的填充数据和存储在直接与第一逻辑存储单元相邻的闪存设备中的存储器的第二逻辑单元中的相关联的第二纠错码。 第一用户数据和第一纠错码可以存储在第一逻辑存储单元中。