公开(公告)号：WO2014208050A1

公开(公告)日：2014-12-31

申请号：PCT/JP2014/003247

申请日：2014-06-17

Applicant: 日本電気株式会社

Inventor： 伴野　直樹 ,  多田　宗弘

IPC: H01L27/105 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/82 ,  H01L23/532 ,  H01L45/00 ,  H01L49/00

CPC classification number: H01L45/085 ,  H01L27/101 ,  H01L27/2463 ,  H01L45/1206 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/1266 ,  H01L45/146 ,  H01L45/1608 ,  H01L45/1633 ,  H01L45/1675

Abstract: 動作安定性に優れ製造歩留りの高いスイッチング素子およびこれを用いた半導体装置を提供するために、本発明のスイッチング素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた不揮発抵抗変化層とを有する不揮発抵抗変化素子と、前記第２電極と、第３電極と、前記第２電極と前記第３電極との間に設けられた揮発抵抗変化層を有する整流素子と、を有し、少なくとも前記第３電極の側面に絶縁物を有する。

Abstract translation: 为了提供具有优异的操作稳定性和高产量的开关元件以及使用该开关元件的半导体器件，该开关元件具有：非易失性可变电阻元件，其具有第一电极，第二电极和 设置在第一电极和第二电极之间的非易失性可变电阻层; 以及整流元件，其具有设置在第二电极和第三电极之间的第二电极，第三电极和易失性可变电阻层。 开关元件至少在第三电极的侧表面上还具有绝缘材料。

公开(公告)号：WO2014193586A1

公开(公告)日：2014-12-04

申请号：PCT/US2014/035937

申请日：2014-04-29

Applicant: INTERMOLECULAR, INC. ,  KABUSHIKI KAISHA TOSHIBA ,  SANDISK 3D LLC

Inventor： WANG, Yun ,  CHIANG, Tony ,  PRAMANIK, Dipankar

IPC: G11C11/00

CPC classification number: H01L45/146 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/145 ,  H01L45/1616 ,  H01L45/1641

Abstract: A switching element for resistive-switching memory (ReRAM) provides a controllable, consistent filament break-point at an abrupt structural discontinuity between a layer of high-k high-ionicity variable-resistance (VR) material and a layer of low-k low-ionicity VR material. The high-ionicity layer may be crystalline and the low-ionicity layer may be amorphous. The consistent break-point and characteristics of the low-ionicity layer facilitate lower-power operation. The defects (e.g., oxygen or nitrogen vacancies) that constitute the filament originate either in the high-ionicity VR layer or in a source electrode. The electrode nearest to the low-ionicity layer may be intrinsically inert or may be rendered effectively inert. Some electrodes are rendered effectively inert by the creation of the low-ionicity layer over the electrode.

Abstract translation: 用于电阻式开关存储器（ReRAM）的开关元件在高k高离子度可变电阻（VR）材料层和低k低电平层之间突然的结构不连续性时提供可控的一致的灯丝断裂点 活性VR材料。 高离子层可以是结晶的，低离子层可以是无定形的。 低离子层的一致性断点和特性有利于低功率运行。 构成长丝的缺陷（例如，氧或氮空位）起源于高离子性VR层或源电极。 最接近低离子层的电极本质上是惰性的，或者可以有效地使其成为惰性的。 通过在电极上产生低离子层，使一些电极变得有效地是惰性的。

公开(公告)号：WO2014121618A1

公开(公告)日：2014-08-14

申请号：PCT/CN2013/084761

申请日：2013-09-30

Applicant: 北京大学

Inventor： 黄如 ,  余牧溪 ,  蔡一茂 ,  白文亮 ,  黄英龙

IPC: H01L45/00 ,  G11C13/00 ,  H01L27/115

CPC classification number: H01L45/146 ,  G11C13/0007 ,  G11C2213/56 ,  H01L27/1112 ,  H01L45/08 ,  H01L45/085 ,  H01L45/122 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/1266 ,  H01L45/1273 ,  H01L45/1625 ,  H01L45/1666

Abstract: 本发明涉及高可靠性非挥发阻变存储器及其制备方法，储器包括上电极、下电极和位于上下电极之间的阻变材料，其中，上电极位于器件顶部，下电极位于衬底上，在阻变材料的金属氧化物中掺杂金属，在上电极和阻变材料之间有增设一金属储氧层。其制备方法采用掺杂和双层相结合的方法，可制备高可靠性高一致性阻变存储器，较好提高阻变存储器的性能。

公开(公告)号：WO2014103691A1

公开(公告)日：2014-07-03

申请号：PCT/JP2013/083029

申请日：2013-12-10

Applicant: ソニー株式会社

Inventor： 清　宏彰 ,  大場　和博 ,  野々口　誠二

IPC: H01L27/105 ,  H01L45/00 ,  H01L49/00

CPC classification number: H01L27/2463 ,  H01L27/2472 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/1266 ,  H01L45/14 ,  H01L45/142 ,  H01L45/143 ,  H01L45/144 ,  H01L45/145 ,  H01L45/146 ,  H01L45/148 ,  H01L45/149

Abstract: 　低電流書き込み時の抵抗値の保持性能を向上させることが可能な記憶素子および記憶装置を提供する。本技術の記憶素子は、第１電極、記憶層および第２電極をこの順に有し、記憶層は、周期律表第４族、第５族および第６族から選ばれる少なくとも１種の遷移金属元素とテルル（Ｔｅ），硫黄（Ｓ）およびセレン（Ｓｅ）から選ばれる少なくとも１種のカルコゲン元素とホウ素（Ｂ）および炭素（Ｃ）のうちの少なくとも１種とを含むイオン源層と、第１電極および第２電極への電圧印加によって抵抗が変化する抵抗変化層とを備える。

Abstract translation: 提供了一种存储元件和存储装置，其中可以提高在低电流写入期间的电阻保持性能。 本发明的存储元件依次包括第一电极，存储层和第二电极。 存储层设置有：含有选自元素周期表第4族，第5族和第6族元素中的至少一种过渡金属元素的离子源层，至少一种选自碲（Te），硫 （S）和硒（Se）和硼（B）和/或碳（C）; 以及可变电阻层，其具有根据施加到第一电极和第二电极的电压而变化的电阻。

公开(公告)号：WO2013169758A1

公开(公告)日：2013-11-14

申请号：PCT/US2013/039926

申请日：2013-05-07

Applicant: MICRON TECHNOLOGY, INC.

Inventor： MARSH, Eugene, P. ,  LIU, Jun

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L45/085 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/124 ,  H01L45/1246 ,  H01L45/1253 ,  H01L45/1266 ,  H01L45/14 ,  H01L45/143 ,  H01L45/146 ,  H01L45/147 ,  H01L45/16 ,  H01L45/1683

Abstract: Resistive memory having confined filament formation is described herein. One or more method embodiments include forming an opening in a stack having a silicon material and an oxide material on the silicon material, and forming an oxide material in the opening adjacent the silicon material, wherein the oxide material formed in the opening confines filament formation in the resistive memory cell to an area enclosed by the oxide material formed in the opening.

Abstract translation: 本文描述了具有限制的灯丝形成的电阻记忆。 一个或多个方法实施例包括在硅材料上形成具有硅材料和氧化物材料的堆叠中的开口，以及在邻近硅材料的开口中形成氧化物材料，其中形成在开口中的氧化物材料限制在 电阻性存储单元到形成在开口中的氧化物材料包围的区域。

公开(公告)号：WO2013137913A1

公开(公告)日：2013-09-19

申请号：PCT/US2012/029512

申请日：2012-03-16

Applicant: HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P. ,  CHO, Hans S.

Inventor： CHO, Hans S.

IPC: H01L27/02

CPC classification number: H01L27/2481 ,  H01L45/08 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/128 ,  H01L45/146 ,  H01L45/1608

Abstract: A varied multilayer memristive device includes a first memristive device stacked on a second memristive device. The physical parameters of the second memristive device differ from physical parameters of the first memristive to account for thermal budgeting differences present during formation processes for the memristive devices to reach specified performance parameters.

Abstract translation: 多层多层忆阻装置包括堆叠在第二忆阻装置上的第一忆阻装置。 第二忆阻装置的物理参数不同于第一忆阻器的物理参数，以考虑在忆阻器件达到指定性能参数的形成过程期间存在的热预算差异。

公开(公告)号：WO2013136798A1

公开(公告)日：2013-09-19

申请号：PCT/JP2013/001698

申请日：2013-03-14

Applicant: 日本電気株式会社 ,  多田 宗弘 ,  阪本 利司 ,  宮村 信

Inventor： 多田　宗弘 ,  阪本　利司 ,  宮村　信

IPC: H01L27/105 ,  G11C13/00 ,  H01L21/82 ,  H01L45/00 ,  H01L49/00

CPC classification number: G11C13/0069 ,  G11C13/0002 ,  G11C13/0007 ,  G11C2013/0073 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/17 ,  H01L27/101 ,  H01L45/085 ,  H01L45/1206 ,  H01L45/122 ,  H01L45/1226 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/1266 ,  H01L45/1273 ,  H01L45/144 ,  H01L45/146 ,  H01L45/1608

Abstract: 　本発明の抵抗変化素子は、抵抗変化膜と、抵抗変化膜の一方の面に接して配置される第１電極と、抵抗変化膜の他方の面に接して配置される第２電極と、を備え、第１および第２の電極はそれぞれ角部を有し、第１および第２の電極の角部間の距離が、第１および第２の電極間の最短距離となる抵抗変化素子とする。さらに、抵抗変化膜の一方の面に配置される第３の電極を有する。

Abstract translation: 该可变电阻元件设置有可变电阻膜，与可变电阻膜的一个表面接触设置的第一电极和与可变电阻膜的另一个表面接触的第二电极。 第一电极和第二电极分别具有角部，并且将第一和第二电极的角部之间的距离设定为等于第一和第二电极之间的最短距离。 此外，可变电阻元件具有设置在可变电阻膜的一个表面上的第三电极。

公开(公告)号：WO2013022560A3

公开(公告)日：2013-04-11

申请号：PCT/US2012046913

申请日：2012-07-16

Applicant: MICRON TECHNOLOGY INC ,  SILLS SCOTT E

Inventor： SILLS SCOTT E

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/1253 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/1266 ,  H01L45/143 ,  H01L45/146

Abstract: Some embodiments include memory cells. A memory cell may contain a switching region and an ion source region between a pair of electrodes. The switching region may be configured to reversibly retain a conductive bridge, with the memory cell being in a low resistive state when the conductive bridge is retained within the switching region and being in a high resistive state when the conductive bridge is not within the switching region. The memory cell may contain an ordered framework extending across the switching region to orient the conductive bridge within the switching region, with the framework remaining within the switching region in both the high resistive and low resistive states of the memory cell.

Abstract translation: 一些实施例包括存储器单元。 存储单元可以包含一对电极之间的开关区域和离子源区域。 开关区域可以被配置为可逆地保持导电桥，当导电桥保持在开关区域内时，存储单元处于低电阻状态，并且当导电桥不在开关区域内时处于高电阻状态 。 存储器单元可以包含跨越开关区域延伸的有序框架，以将导电桥定向在开关区域内，其中框架在存​​储单元的高电阻和低电阻状态下保持在开关区域内。

公开(公告)号：WO2013028376A2

公开(公告)日：2013-02-28

申请号：PCT/US2012/050363

申请日：2012-08-10

Applicant: RAMBUS INC. ,  KELLAM, Mark, D. ,  BRONNER, Gary, B.

Inventor： KELLAM, Mark, D. ,  BRONNER, Gary, B.

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/085 ,  G11C13/0011 ,  H01L27/2472 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/1273 ,  H01L45/142 ,  H01L45/143 ,  H01L45/145 ,  H01L45/146 ,  H01L45/1675

Abstract: A resistive RAM device, comprising a first electrode, a second electrode, an electrolyte layer located between the first electrode and the second electrode. The first electrode has a central region surrounded by a peripheral region in a plane parallel to the electrolyte layer, and the first electrode comprises a protrusion extending into the electrolyte layer by a greater extent in the central region than in the peripheral region so that the electrolyte layer is thinner in the central region than in the peripheral region.

Abstract translation: 一种电阻RAM装置，包括第一电极，第二电极，位于第一电极和第二电极之间的电解质层。 第一电极具有由与电解质层平行的平面中的周边区域围绕的中心区域，第一电极包括在中心区域比在周边区域中更大程度地延伸到电解质层中的突起，使得电解质 中心区域的层比外围区域薄。

公开(公告)号：WO2012125610A3

公开(公告)日：2012-12-06

申请号：PCT/US2012028878

申请日：2012-03-13

Applicant: MICRON TECHNOLOGY INC ,  TANG SANH D ,  SILLS SCOTT E ,  WEST WHITNEY L ,  GOODWIN ROB B ,  SINHA NISHANT

Inventor： TANG SANH D ,  SILLS SCOTT E ,  WEST WHITNEY L ,  GOODWIN ROB B ,  SINHA NISHANT

IPC: H01L21/28 ,  H01L21/8239

CPC classification number: H01L45/1266 ,  H01L21/7684 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76858 ,  H01L21/76877 ,  H01L21/76882 ,  H01L21/76883 ,  H01L23/53247 ,  H01L23/53252 ,  H01L45/04 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/141 ,  H01L45/142 ,  H01L45/143 ,  H01L45/145 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1608 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Methods of forming conductive elements, such as interconnects and electrodes, for semiconductor structures and memory cells. The methods include forming a first conductive material and a second conductive material comprising silver in a portion of at least one opening and performing a polishing process to fill the at least one opening with at least one of the first and second conductive materials. An annealing process may be performed to form a mixture or an alloy of the silver and the material. The methods enable formation of silver containing conductive elements having reduced dimensions (e.g., less than about 20 nm). The resulting conductive elements have a desirable resistivity. The methods may be used, for example, to form interconnects for electrically connecting active devices and to form electrodes for memory cells. A semiconductor structure and a memory cell including such a conductive structure are also disclosed.

Abstract translation: 形成用于半导体结构和存储单元的导电元件例如互连和电极的方法。 所述方法包括在至少一个开口的一部分中形成第一导电材料和第二导电材料，所述第二导电材料包括银，并且执行抛光工艺以用至少一个第一和第二导电材料填充所述至少一个开口。 可以进行退火处理以形成银和材料的混合物或合金。 该方法能够形成具有减小的尺寸（例如，小于约20nm）的含银导电元件。 所得的导电元件具有所需的电阻率。 所述方法可以用于例如形成用于电连接有源器件并形成用于存储器单元的电极的互连。 还公开了一种半导体结构和包括这种导电结构的存储单元。