公开(公告)号：WO2007125617A1

公开(公告)日：2007-11-08

申请号：PCT/JP2006/321370

申请日：2006-10-26

Applicant: 住友電気工業株式会社 ,  増田 健良 ,  松川 真治

Inventor： 増田 健良 ,  松川 真治

IPC: H01L29/78 ,  H01L21/20 ,  H01L21/336

CPC classification number: C23C16/325 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/02634 ,  H01L21/046 ,  H01L29/045 ,  H01L29/1037 ,  H01L29/66068 ,  H01L29/78

Abstract: 　ＭＯＳＦＥＴ（３０）は、ＳｉＣ膜（１１）を備えている。ＳｉＣ膜（１１）はその表面にファセットを有しており、ファセットの一周期の長さは１００ｎｍ以上であり、ファセットをチャネル（１６）としている。また、ＭＯＳＦＥＴ（３０）の製造方法は、ＳｉＣ膜（１１）を形成する工程と、ＳｉＣ膜（１１）の表面にＳｉを供給した状態で、ＳｉＣ膜（１１）を熱処理する熱処理工程と、熱処理工程によってＳｉＣ膜（１１）の表面に得られたファセットをチャネル（１６）とする工程とを備えている。これにより、特性を十分に向上することができる。

Abstract translation: MOSFET（30）包括SiC膜（11）。 SiC膜（11）在其表面上具有小面。 小面的一个周期的长度不小于100nm，并且该面作为通道（16）起作用。 用于制造MOSFET（30）的工艺包括以下步骤：在Si被馈送到SiC膜（11）的表面上的状态下，形成SiC膜（11），对SiC膜（11）进行热处理， 通过热处理步骤在SiC膜（11）的表面上设置到通道（16）的小面。 根据上述结构，可以令人满意地提高性能。

公开(公告)号：WO2007120866A2

公开(公告)日：2007-10-25

申请号：PCT/US2007/009224

申请日：2007-04-16

Applicant: MISSISSIPPI STATE UNIVERSITY ,  KOSHKA, Yaroslav ,  MELNYCHUK, Galyna

Inventor： KOSHKA, Yaroslav ,  MELNYCHUK, Galyna

IPC: H01L21/336

CPC classification number: H01L29/66068 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02573 ,  H01L21/02634 ,  H01L21/02639 ,  H01L21/02647 ,  H01L21/0485

Abstract: Self-aligned fabrication of silicon carbide semiconductor devices is a desirable technique enabling reduction in the number of photolithographic steps, simplified alignment of different device regions, and reduced spacing between the device regions. This invention provides a method of fabricating silicon carbide (SiC) devices utilizing low temperature selective epitaxial growth which allows avoiding degradation of many masking materials attractive for selective epitaxial growth. Another aspect of this invention is a combination of the low temperature selective epitaxial growth of SiC and self-aligned processes.

Abstract translation: 碳化硅半导体器件的自对准制造是能够减少光刻步骤的数量，简化不同器件区域的对准以及减小器件区域之间间隔的理想技术。 本发明提供一种使用低温选择性外延生长制造碳化硅（SiC）器件的方法，其允许避免许多对于选择性外延生长有吸引力的掩模材料的降解。 本发明的另一方面是SiC的低温选择性外延生长和自对准工艺的组合。

公开(公告)号：WO2007049402A1

公开(公告)日：2007-05-03

申请号：PCT/JP2006/317817

申请日：2006-09-08

Applicant: 国立大学法人大阪大学 ,  関西ティー・エル・オー株式会社 ,  大参 宏昌 ,  安武 潔 ,  垣内 弘章

Inventor： 大参 宏昌 ,  安武 潔 ,  垣内 弘章

IPC: H01L21/203 ,  H01L31/04

CPC classification number: C23C16/30 ,  C23C16/4488 ,  C23C16/463 ,  H01L21/02381 ,  H01L21/0242 ,  H01L21/02527 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/0257 ,  H01L21/02606 ,  H01L21/02631 ,  H01L21/02634 ,  H01L21/02645 ,  H01L31/182 ,  Y02E10/546 ,  Y02P70/521

Abstract: 　本発明は、多結晶Si薄膜等を高速、均質、低コストで作製する製造方法とその装置を提供するためになされた。一方の電極を水冷してSiターゲットを装着し、他方の電極を加温して任意の基板を装着し、両者の間に大気圧水素プラズマを発生させると、低温側ターゲットから放出されるSi原子を高温側基板上に堆積させることができる。このとき、ターゲットにドーピング元素を含ませておけば、ドープされたSi薄膜を作製することができる。SiH 4 、B 2 H 6 、PH 3 等の高価・有害なガスを取り扱う必要がないので、設備・運転コストを低減することができる。また、本発明に係る膜製造方法を応用することにより、複数の物質を含むターゲットから、目的物質のみを純化することができる。

Abstract translation: 本发明提供以高速，均匀的质量和低成本方式制造多晶Si等薄膜的方法，以及用于生产过程的装置。 通过用水冷却一个电极，将Si靶放置在一个电极上，加热另一个电极，将另一个电极安装在所需要的基板上，从而将从低温侧靶释出的Si原子沉积在高温侧基板上 在Si靶和衬底之间产生大气氢等离子体。 在这种情况下，掺杂元素在靶中可以实现掺杂Si的薄膜的制造。 由于不需要处理昂贵且有害的气体，例如SiH 4，B 2 H 6和PH 3 3 / >，设备和运营成本可以降低。 此外，通过应用本发明的制造方法，只能从含有多种物质的靶中纯化目的物质。

公开(公告)号：WO2006083693B1

公开(公告)日：2007-01-18

申请号：PCT/US2006002841

申请日：2006-01-27

Applicant: APPLIED MATERIALS INC ,  SAMOILOV ARKADII V ,  ZOJAJI ALI

Inventor： SAMOILOV ARKADII V ,  ZOJAJI ALI

IPC: B08B6/00 ,  C25F1/00 ,  C25F3/30

CPC classification number: B08B7/0035 ,  H01L21/02046 ,  H01L21/02057 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02661 ,  H01L21/3065 ,  H01L21/823425 ,  H01L21/823807 ,  H01L21/823814

Abstract: In one embodiment, a method for treating a silicon-containing surface is provided which includes removing contaminants and/or smoothing the substrate surface by a slow etch process (e.g., about 100 Å/min) is provided which includes removing silicon material while forming a recess within a source/drain (S/D) area on the substrate surface. In another embodiment, a method for cleaning a process chamber is provided which includes exposing the interior surfaces with a chamber clean gas that contains an etchant and a silicon source. The chamber clean process limits the etching of quartz and metal surfaces within the process chamber.

Abstract translation: 在一个实施方案中，提供了一种用于处理含硅表面的方法，其包括通过缓慢蚀刻工艺（例如，约/ 100 / min）去除污染物和/或平滑衬底表面。 将衬底暴露于含有蚀刻剂和硅源的蚀刻气体。 优选地，蚀刻剂是氯气，并且衬底被加热到小于约800℃的温度。 在另一个实施例中，提供快速蚀刻工艺（例如约> 100 / min），其包括在衬底表面上的源极/漏极（S / D）区域内形成凹陷的同时去除硅材料。 在另一个实施例中，提供了一种用于清洁处理室的方法，其包括用包含蚀刻剂和硅源的室清洁气体暴露内表面。 室清洁过程限制了处理室内的石英和金属表面的蚀刻。

公开(公告)号：WO2006060339A2

公开(公告)日：2006-06-08

申请号：PCT/US2005/042991

申请日：2005-11-28

Applicant: APPLIED MATERIALS, INC. ,  KIM, Yihwan ,  SAMOILOV, Arkadii, V.

Inventor： KIM, Yihwan ,  SAMOILOV, Arkadii, V.

IPC: H01L21/84 ,  H01L21/336

CPC classification number: H01L29/165 ,  H01L21/02381 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02636 ,  H01L29/66628 ,  H01L29/7834 ,  H01L29/7848 ,  Y10S438/933 ,  Y10S438/969

Abstract: In one embodiment, a method for epitaxially forming a silicon-containing material on a substrate surface is provided which includes positioning a substrate having a monocrystalline surface and a second surface (amorphous or polycrystalline) into a process chamber and exposing the substrate to a deposition gas to form an epitaxial layer on the monocrystalline surface and a polycrystalline layer on the second surface. The deposition gas preferably contains a silicon source and at least a second elemental source, such as a germanium source, a carbon source or both. Thereafter, the method further provides exposing the substrate to an etchant gas such that the polycrystalline layer is etched at a faster rate than the epitaxial layer. The substrate may be sequentially and repetitively exposed to the deposition and etchant gases to form the silicon-containing material. In one example, the deposition gas contains silane and etchant gas contains chlorine and nitrogen.

Abstract translation: 在一个实施例中，提供了一种用于在衬底表面上外延形成含硅材料的方法，其包括将具有单晶表面和第二表面（无定形或多晶）的衬底定位到处理室中，并将衬底暴露于沉积气体 在单晶表面上形成外延层，在第二表面上形成多晶层。 沉积气体优选含有硅源和至少第二元素源，例如锗源，碳源或二者。 此后，该方法还提供将衬底暴露于蚀刻剂气体，使得以比外延层更快的速率蚀刻多晶层。 衬底可以顺序地和重复地暴露于沉积和蚀刻剂气体以形成含硅材料。 在一个实例中，沉积气体含有硅烷，蚀刻剂气体含有氯和氮。

公开(公告)号：WO2006044021A1

公开(公告)日：2006-04-27

申请号：PCT/US2005/029154

申请日：2005-08-16

Applicant: APPLIED MATERIALS, INC. ,  COOK, Robert, C. ,  STEVENS, Ronald ,  SCHWARTZ, Peter ,  TEJAMO, Cesar ,  NILSEN, Vebjorn ,  ORMONDE, Gabriel ,  PARANJPE, Ajit ,  NAG, Somnath ,  PATTEN, Michael

Inventor： COOK, Robert, C. ,  STEVENS, Ronald ,  SCHWARTZ, Peter ,  TEJAMO, Cesar ,  NILSEN, Vebjorn ,  ORMONDE, Gabriel ,  PARANJPE, Ajit ,  NAG, Somnath ,  PATTEN, Michael

IPC: H01L21/00

CPC classification number: H01L21/67303 ,  C23C16/4584 ,  C23C16/54 ,  H01J37/32082 ,  H01J37/32733 ,  H01J2237/2001 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02658 ,  H01L21/3185 ,  H01L21/67017 ,  H01L21/67069 ,  H01L21/67115 ,  H01L21/67309 ,  H01L21/67346 ,  H01L21/67383

Abstract: A substrate carrier for a parallel wafer processing reactor supports a plurality of substrates. The substrate carrier includes a plurality of susceptors, which may be thermal plates or annular rings that are arranged horizontally in a vertical stack. The substrates are mounted between pairs of susceptors on two or more supports provided around the outer periphery of the susceptors. The number of substrates mounted between each pair of susceptors may the same or different but is two or more between at least one pair of susceptors.

Abstract translation: 用于平行晶片处理反应器的衬底载体支撑多个衬底。 衬底载体包括多个基座，其可以是垂直堆叠中水平布置的热板或环形环。 衬底被安装在两对或更多个支撑体之间的基座对之间，所述两个或多个支撑件设置在基座的外周周围。 安装在每对感受体之间的基板的数量可以相同或不同，但是在至少一对基座之间是两个或更多个。

公开(公告)号：WO2006034672A2

公开(公告)日：2006-04-06

申请号：PCT/DE2005/001615

申请日：2005-09-15

Applicant: FORSCHUNGSZENTRUN ROSSENDORF E.V. ,  VOELSKOW, Matthias ,  ANWAND, Wolfgang ,  SKORUPA, Wolfgang

Inventor： VOELSKOW, Matthias ,  ANWAND, Wolfgang ,  SKORUPA, Wolfgang

IPC: H01L21/265 ,  H01L21/324 ,  H01L21/268

CPC classification number: H01L21/324 ,  H01L21/02381 ,  H01L21/02529 ,  H01L21/02667 ,  H01L21/045 ,  H01L21/265 ,  H01L21/2686

Abstract: Die Aufgabe der Erfindung besteht darin, den Vertikalaufbau der mit Hilfe der Lichtimpulsbestrahlung auszuheilenden heteroepitaktischen Siliziumkarbid auf Silizium- Strukturen so zu modifizieren, dass eine ebene Schmelzfront erreicht wird. Die erfindungsgemäße Lösung beinhaltet, dass unter die Oberfläche des Halbleitersubstrates vor der Lichtimpulsbestrahlung ein den Schmelzpunkt des Substrates erhöhendes Element durch Ionenimplantation eingebracht wird.

Abstract translation:

本发明的目的是平坦的熔体前沿实现修改的垂直结构的使用上的硅结构，因此光脉冲照射异质外延硅进行退火。 根据本发明的解决方案包括在光脉冲照射之前通过离子注入在半导体衬底的表面下方引入接收衬底的熔点的元素

公开(公告)号：WO2006017074A2

公开(公告)日：2006-02-16

申请号：PCT/US2005023796

申请日：2005-07-06

Applicant: II VI INC ,  CHEN JIHONG ,  ZWIEBACK ILYA ,  GUPTA AVINASH K ,  BARRETT DONOVAN L ,  HOPKINS RICHARD H ,  SEMENAS EDWARD ,  ANDERSON THOMAS A ,  SOUZIS ANDREW E

Inventor： CHEN JIHONG ,  ZWIEBACK ILYA ,  GUPTA AVINASH K ,  BARRETT DONOVAN L ,  HOPKINS RICHARD H ,  SEMENAS EDWARD ,  ANDERSON THOMAS A ,  SOUZIS ANDREW E

IPC: H01L51/05

CPC classification number: H01L29/1608 ,  C30B23/00 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02581 ,  H01L21/02631

Abstract: The invention relates to substrates of semi-insulating silicon carbide used for semiconductor devices and a method for making the same. The substrates have a resistivity above 106 Ohm-cm, and preferably above 108 Ohm-cm, and most preferably above 109 Ohm-cm, and a capacitance below 5 pF/mm2 and preferably below 1 pF/mm2. The electrical properties of the substrates are controlled by a small amount of added deep level impurity, large enough in concentration to dominate the electrical behavior, but small enough to avoid structural defects. The substrates have concentrations of unintentional background impurities, including shallow donors and acceptors, purposely reduced to below 5°1016 cm-3, and preferably to below 1°1016 cm-3, and the concentration of deep level impurity is higher, and preferably at least two times higher, than the difference between the concentrations of shallow acceptors and shallow donors. The deep level impurity comprises one of selected metals from the periodic groups IB, IIB, IIIB, IVB, VB, VIB, VIIB and VIIIB. Vanadium is a preferred deep level element. In addition to controlling the resistivity and capacitance, a further advantage of the invention is an increase in electrical uniformity over the entire crystal and reduction in the densityof crystal defects.

Abstract translation: 本发明涉及用于半导体器件的半绝缘碳化硅的衬底及其制造方法。 基板的电阻率高于106欧姆 - 厘米，优选高于108欧姆 - 厘米，最优选高于109欧姆 - 厘米，电容低于5 pF / mm2，最好低于1 pF / mm2。 基板的电学特性由少量的加入的深度杂质控制，其浓度足够大以控制电气行为，但足够小以避免结构缺陷。 底物具有无意的背景杂质浓度，包括浅供体和受体，故意降低至5×1016cm-3以下，优选低于1×1016cm-3，深层杂质浓度较高，优选为 比浅受体和浅供体的浓度差异高两倍以上。 深层杂质包括选自周期性基团IB，IIB，IIIB，IVB，VB，VIB，VIIB和VIIIB的金属之一。 钒是首选的深层元素。 除了控制电阻率和电容之外，本发明的另一个优点是在整个晶体上的电均匀性增加和晶体缺陷密度的降低。

公开(公告)号：WO2005057630A3

公开(公告)日：2005-08-11

申请号：PCT/US2004024728

申请日：2004-07-29

Applicant: UNIV CALIFORNIA ,  WIJESUNDARA MUTHU B J ,  VALENTE GIANLUCA ,  HOWE ROGER T ,  PISANO ALBERT P ,  CARRARO CARLO ,  MABOUDIAN ROYA

Inventor： WIJESUNDARA MUTHU B J ,  VALENTE GIANLUCA ,  HOWE ROGER T ,  PISANO ALBERT P ,  CARRARO CARLO ,  MABOUDIAN ROYA

IPC: C23C16/32 ,  C23C16/36 ,  C30B29/36 ,  H01L21/20 ,  H01L21/205

CPC classification number: C23C16/36 ,  C23C16/325 ,  C23C16/56 ,  H01L21/0237 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02529 ,  H01L21/02576 ,  H01L21/02609 ,  H01L21/0262

Abstract: A method of depositing silicon carbide on a substrate, including placing a substrate in a low pressure chemical vapor deposition chamber; flowing a single source precursor gas containing silicon and carbon into the chamber; maintaining the chamber at a pressure not less than approximately 0,67 Pa (5 mTorr); and maintaining the substrate temperature less than approximately 900°C. The method also includes a method for depositing a nitrogen doped silicon carbide by the addition of nitrogen containing gas into the chamber along with flowing a single source precursor gas containing silicon and carbon into the chamber.

Abstract translation: 一种在基板上沉积碳化硅的方法，包括将基板放置在低压化学气相沉积室中; 将含有硅和碳的单一源前体气体流入室中; 将室保持在不低于约0.67Pa（5mTorr）的压力下; 并保持衬底温度低于约900℃。 该方法还包括通过将含氮气体加入到室中来沉积氮掺杂碳化硅的方法，同时将含有硅和碳的单一源前体气体流入室中。

公开(公告)号：WO2005034208A3

公开(公告)日：2005-06-02

申请号：PCT/US2004030041

申请日：2004-09-14

Applicant: CREE INC ,  SUMAKERIS JOSEPH JOHN

Inventor： SUMAKERIS JOSEPH JOHN

IPC: H01L21/20 ,  H01L21/205 ,  C30B25/18 ,  C30B29/36

CPC classification number: H01L21/30608 ,  H01L21/02019 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02658 ,  H01L21/3065 ,  Y10S438/931

Abstract: A method is disclosed for preparing a substrate and epilayer for reducing stacking fault nucleation and reducing forward voltage (Vf) drift in silicon carbide-based bipolar devices. The method includes the steps of etching the surface of a silicon carbide substrate with a nonselective etch to remove both surface and subsurface damage, thereafter etching the same surface with a selective etch to thereby develop etch-generated structures from at least any basal plane dislocation reaching the substrate surface that will thereafter tend to either terminate or propagate as threading defects during subsequent epilayer growth on the substrate surface, and thereafter growing a first epitaxial layer of silicon carbide on the twice-etched surface.

Abstract translation: 公开了一种制备用于减少堆垛层错成核并降低基于碳化硅的双极器件的正向电压（Vf）漂移的衬底和外延层的方法。 该方法包括以下步骤：用非选择性蚀刻蚀刻碳化硅衬底的表面以除去表面和表面以下的损伤，然后用选择性蚀刻蚀刻相同的表面，从而从至少任何基底平面位错达到蚀刻产生的结构 此后的衬底表面将倾向于在衬底表面上的随后的外延层生长过程中终止或传播为穿线缺陷，此后在两次蚀刻的表面上生长碳化硅的第一外延层。