公开(公告)号：WO2017068933A1

公开(公告)日：2017-04-27

申请号：PCT/JP2016/079009

申请日：2016-09-30

申请人： 日本碍子株式会社

发明人： 平尾　崇行 ,  岩井　真 ,  今井　克宏 ,  吉野　隆史

IPC分类号： C30B29/38 ,  C30B19/12 ,  H01L21/20 ,  H01L21/208

CPC分类号： C30B19/12 ,  C30B19/02 ,  C30B25/18 ,  C30B29/38 ,  C30B29/406 ,  C30B33/12 ,  H01L21/02389 ,  H01L21/0243 ,  H01L21/0254 ,  H01L21/02634 ,  H01L21/20 ,  H01L21/208

摘要： 本発明の一実施形態である下地基板１４は、サファイヤ基板１５上に１３族窒化物の種結晶層１６を備えている。種結晶層１６の主面には、凸部１６ａと凹部１６ｂとがストライプ状に繰り返し現れ、凸部１６ａの段差ｈａは０．３～４０μｍ、凸部１６ａの幅ｗａは５～１００μｍ、凹部１６ｂの厚みｔｂは２μｍ以上、凹部１６ｂの幅ｗｂは５０～５００μｍである。

摘要翻译： 根据本发明的一个实施例的底部衬底14包括在蓝宝石衬底15上的第13族氮化物的籽晶层16。 在籽晶层16时，凸部16a和凹部16b的主表面和重复出现在条纹台阶凸起16a的公顷为0.3〜40微米，宽度Wa为5〜100μm的凸部16a的米，该凹部16b中 厚度tb为2μm以上，凹部16b的宽度wb为50〜500μm。

公开(公告)号：WO2016185819A1

公开(公告)日：2016-11-24

申请号：PCT/JP2016/061212

申请日：2016-04-06

申请人： 住友電気工業株式会社

发明人： 和田　圭司 ,  西口　太郎 ,  日吉　透

IPC分类号： H01L21/205 ,  C23C16/42 ,  C30B25/14 ,  C30B29/36 ,  H01L21/20 ,  H01L21/304 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

CPC分类号： H01L21/30625 ,  C23C16/325 ,  C23C16/42 ,  C30B25/14 ,  C30B25/20 ,  C30B29/36 ,  H01L21/02164 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/02634 ,  H01L21/02664 ,  H01L21/304 ,  H01L29/12 ,  H01L29/1608 ,  H01L29/34 ,  H01L29/408 ,  H01L29/739 ,  H01L29/78 ,  H01L29/7802

摘要： 炭化珪素エピタキシャル基板の製造方法は、炭化珪素単結晶基板上に、第１層をエピタキシャル成長させる工程（Ｓ１）と、該第１層の最表面に、該第１層と化学組成もしくは密度が異なる第２層を形成する工程（Ｓ２）と、を備える。第１層の厚さに対する第２層の厚さの比率は、０％を超えて１０％以下である。

摘要翻译： 该制造碳化硅外延基板的方法具有：在碳化硅单晶基板上外延生长第一层的工序（S1） 以及用于在所述第一层的最上表面上形成第二层的步骤（S2），所述第二层具有不同于所述第一层的化学组成或密度。 第二层的厚度与第一层的厚度之比大于0％但等于或小于10％。

公开(公告)号：WO2016039069A1

公开(公告)日：2016-03-17

申请号：PCT/JP2015/072907

申请日：2015-08-13

申请人： 富士電機株式会社

发明人： 星　保幸 ,  原田　祐一 ,  木下　明将 ,  大西　泰彦

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC分类号： H01L29/7811 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02634 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/0684 ,  H01L29/0865 ,  H01L29/1079 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/41741 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/66068 ,  H01L29/66712

摘要： 　半導体装置は、炭化珪素でできたＮ型の半導体基板（１）のおもて面上に、Ｎ型の半導体層（２）、Ｐ型の第１半導体領域（３）、Ｎ型のソース領域（４）、Ｐ型の第２半導体領域（５）、ゲート絶縁膜（６）、ゲート電極（７）及びソース電極（８）を有する。半導体装置は、例えばゲートパッド下領域（３０５）において、Ｐ型の第３半導体領域（３１１）及びソース電極（３１２）を有する。半導体装置は、半導体基板（１）の裏面にドレイン電極（９）を有する。第３半導体領域（３１１）は、ソース電極（８，３１２）に電気的に接続し、第１半導体領域（３）よりも不純物濃度が高いか、または第１半導体領域（３）よりも深く形成されている。このようにすることで、ゲート絶縁膜（６）の破壊耐量を向上させることができる。また、ゲート絶縁膜（６）の信頼性を向上させることができる。

摘要翻译： 一种半导体器件，在包括碳化硅的N型半导体衬底（1）的前表面上具有N型半导体层（2），P型第一半导体区域（3），N型源极区域 （4），P型第二半导体区域（5），栅极绝缘膜（6），栅电极（7）和源电极（8）。 半导体器件具有例如在栅极焊盘下部区域（305）中的P型第三半导体区域（311）和源极电极（312）。 半导体器件在半导体衬底（1）的后表面上具有漏电极（9）。 第三半导体区域（311）电连接到源电极（8,312），并且具有比第一半导体区域（3）更高的杂质浓度或者形成为比第一半导体区域（3）更深。 作为所述结构的结果，可以提高栅极绝缘膜（6）的击穿电阻，并且可以提高栅极绝缘膜（6）的可靠性。

公开(公告)号：WO2013175411A1

公开(公告)日：2013-11-28

申请号：PCT/IB2013/054231

申请日：2013-05-22

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

发明人： GARANDET, Jean-Paul ,  PIHAN, Etienne

IPC分类号： C30B29/06 ,  C30B19/12 ,  C30B25/20 ,  C30B25/18

CPC分类号： H01L21/02636 ,  C30B19/12 ,  C30B25/186 ,  C30B25/20 ,  C30B29/06 ,  H01L21/02439 ,  H01L21/02513 ,  H01L21/02532 ,  H01L21/02634 ,  H01L21/02639 ,  H01L21/30604 ,  H01L21/3065

摘要： La présente invention concerne un procédé de formation d'une couche de silicium épitaxiée formée de cristallites de taille supérieure ou égale à 20 µm, comprenant au moins les étapes consistant à : (1) disposer d'une couche de silicium cristallisé dont la surface, inhomogène en termes de taille de cristallites, est formée de gros cristallites de taille supérieure ou égale à 20 µm, et de petits cristallites de taille inférieure; (2) constituer, à la surface de ladite couche de silicium inhomogène, une couche d'au moins un matériau non nucléant pour le silicium et dont l'épaisseur est ajustée pour recouvrir l'intégralité de la surface externe desdits petits cristallites tout en laissant accessible tout ou partie de la surface externe desdits gros cristallites; et (3) réaliser la croissance épitaxiale d'une couche de silicium à la surface de l'ensemble obtenu à l'issue de l'étape (2), dans des conditions propices à la formation de ladite couche épitaxiée attendue.

摘要翻译： 本发明涉及一种制造尺寸不小于20μm的微晶构成的中空硅层的方法，至少包括以下步骤：（1）提供一层结晶硅，其表面为不均匀的 在微晶尺寸方面，由尺寸不小于20μm的大晶粒和较小尺寸的小晶体构成; （2）在所述不均匀硅层的表面上形成用于硅的至少一种非成核材料的层，其厚度被调节以覆盖所述小晶体的整个外表面，同时留下所有的 或所述大晶体的外表面的一部分可接近; 和（3）在适于形成所述预期的中空层的条件下，在步骤（2）结束时获得的组件的表面上进行硅层的外延生长。

公开(公告)号：WO2013018760A1

公开(公告)日：2013-02-07

申请号：PCT/JP2012/069336

申请日：2012-07-30

申请人： ローム株式会社 ,  明田 正俊 ,  中野 佑紀

发明人： 明田　正俊 ,  中野　佑紀

IPC分类号： H01L29/739 ,  H01L21/28 ,  H01L21/336 ,  H01L27/04 ,  H01L29/12 ,  H01L29/41 ,  H01L29/47 ,  H01L29/78 ,  H01L29/872

CPC分类号： H01L27/0716 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02634 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/30604 ,  H01L21/8213 ,  H01L23/3114 ,  H01L23/3171 ,  H01L23/49844 ,  H01L24/05 ,  H01L24/06 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/072 ,  H01L25/18 ,  H01L25/50 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/0865 ,  H01L29/1004 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/408 ,  H01L29/41766 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66325 ,  H01L29/66333 ,  H01L29/66666 ,  H01L29/66712 ,  H01L29/7393 ,  H01L29/7395 ,  H01L29/7396 ,  H01L29/7397 ,  H01L29/7802 ,  H01L29/7805 ,  H01L29/7827 ,  H01L29/872 ,  H01L2224/02166 ,  H01L2224/04026 ,  H01L2224/04042 ,  H01L2224/05018 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05552 ,  H01L2224/05557 ,  H01L2224/05567 ,  H01L2224/05568 ,  H01L2224/05624 ,  H01L2224/06181 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/49113 ,  H01L2224/4917 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/10155 ,  H01L2924/10158 ,  H01L2924/12032 ,  H01L2924/12036 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H02P27/06 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： 　本発明の半導体装置は、ＳｉＣ半導体層と、前記ＳｉＣ半導体層の裏面側に露出するように形成された第１導電型のコレクタ領域と、前記コレクタ領域に接するように形成された第２導電型のベース領域と、前記ベース領域に接するように形成された第１導電型のチャネル領域と、前記チャネル領域に接するように形成され、前記ＳｉＣ半導体層の前記表面の一部を形成する第２導電型のエミッタ領域と、前記コレクタ領域に接続されたコレクタ電極と、前記エミッタ領域に接続されたエミッタ電極とを含むＳｉＣ－ＩＧＢＴが形成された半導体チップと、前記エミッタ電極に電気的に接続された第２導電型のソース領域と、前記コレクタ電極に電気的に接続された第２導電型のドレイン領域とを含み、前記ＳｉＣ－ＩＧＢＴに対して並列に接続されたＭＯＳＦＥＴとを含む。

摘要翻译： 该半导体器件包括其上形成有SiC-IGBT的半导体芯片，所述SiC-IGBT具有：SiC半导体层; 形成为从SiC半导体层的背面侧露出的第一导电类型的集电极区域; 形成为与集电区域接触的第二导电类型的基极区域; 所述第一导电类型的沟道区域形成为与所述基极区域接触; 所述第二导电类型的发射极区域形成为与所述沟道区域接触并且形成所述SiC半导体层的表面的一部分; 与集电极区域连接的集电极; 以及连接到发射极区域的发射极。 半导体器件还包括与SiC-IGBT并联连接的MOSFET，其具有：与发射电极电连接的第二导电类型的源极区域; 以及与集电极电连接的第二导电类型的漏极区域。

公开(公告)号：WO2013009222A1

公开(公告)日：2013-01-17

申请号：PCT/RU2012/000588

申请日：2012-07-13

申请人： SHRETER, Yury Georgievich ,  REBANE, Yury Toomasovich ,  MIRONOV, Aleksey Vladimirovich

发明人： SHRETER, Yury Georgievich ,  REBANE, Yury Toomasovich ,  MIRONOV, Aleksey Vladimirovich

IPC分类号： H01L21/762

CPC分类号： H01L21/6835 ,  H01L21/02518 ,  H01L21/02527 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/0254 ,  H01L21/02546 ,  H01L21/02551 ,  H01L21/0257 ,  H01L21/02634 ,  H01L21/268 ,  H01L21/76254 ,  H01L33/0079 ,  H01L2221/68381

摘要： The present invention proposes variations of the laser separation method allowing separating homoepitaxial films from the substrates made from the same crystalline material as the epitaxial film. This new method of laser separation is based on using the selective doping of the substrate and epitaxial film with fine donor and acceptor impurities. In selective doping,, concentration of free carries in the epitaxial film and substrate may essentially differ and this can lead to strong difference between the light absorption factors in the infrared region near the residual beams region where free carriers and phonon-plasmon interaction of the optical phonons with free carriers make an essential contribution to infrared absorption of the optical phonons. With the appropriate selection of the doping levels and frequency of infrared laser radiation it is possible to achieve that laser radiation is absorbed in general in the region of strong doping near the interface substrate- homoepitaxial film. When scanning the interface substrate- homoepitaxial film with the focused laser beam of sufficient power, thermal decomposition of the semiconductor crystal takes place with subsequent separation of the homoepitaxial film. The advantage of the proposed variations of the method for laser separation of epitaxial films in comparison with the known ones is in that it allows to separate homoepitaxial films from the substrates, i.e., homoepitaxial films having the same width of the forbidden gap as the initial semiconductor substrate has. The proposed variations of the method can be used for separation of the epitaxial films. Besides, the proposed method allows using the high-effective and inexpensive infrared gas silicon dioxide CO 2 or silicon oxide CO lasers for separation of the epitaxial films.

摘要翻译： 本发明提出了激光分离方法的变化，其允许从与外延膜相同的结晶材料制成的基板上分离同质外延膜。 这种新的激光分离方法是基于使用具有精细施主和受主杂质的衬底和外延膜的选择性掺杂。 在选择性掺杂中，外延膜和衬底中的自由载流子的浓度可能基本上不同，并且这可能导致残留光束区域附近的红外区域中的光吸收因子之间的强烈差异，其中自由载流子和光子的光子等离子体相互作用 具有自由载体的声子对光学声子的红外吸收作出重要贡献。 通过适当选择红外激光辐射的掺杂水平和频率，可以实现激光辐射通常在界面基底 - 同质外延膜附近的强掺杂区域中被吸收。 当用具有足够功率的聚焦激光束扫描界面基底同质外延膜时，半导体晶体的热分解发生，随后分离同质外延膜。 与已知的相比，所提出的用于激光分离外延膜的方法的变化的优点在于它允许从基板分离同质外延膜，即具有与初始半导体相同宽度的禁止间隙的同质外延膜 底物有。 所提出的方法的变型可用于分离外延膜。 此外，所提出的方法允许使用高效且廉价的红外气体二氧化硅CO 2或氧化硅CO激光器来分离外延膜。

公开(公告)号：WO2011065244A1

公开(公告)日：2011-06-03

申请号：PCT/JP2010/070249

申请日：2010-11-08

申请人： SEMICONDUCTOR ENERGY LABORATORY CO., LTD. ,  YAMAZAKI, Shunpei

发明人： YAMAZAKI, Shunpei

IPC分类号： H01L29/786 ,  H01L21/20 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L29/78693 ,  H01L21/02472 ,  H01L21/02483 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02631 ,  H01L21/02634 ,  H01L21/02667 ,  H01L27/1225 ,  H01L29/045 ,  H01L29/247 ,  H01L29/66666 ,  H01L29/66969 ,  H01L29/78642 ,  H01L29/7869 ,  H01L33/305

摘要： Objects are to provide a semiconductor device for high power application in which a novel semiconductor material having high productivity is used and to provide a semiconductor device having a novel structure in which a novel semiconductor material is used. The present invention is a vertical transistor and a vertical diode each of which has a stacked body of an oxide semiconductor in which a first oxide semiconductor film having crystallinity and a second oxide semiconductor film having crystallinity are stacked. An impurity serving as an electron donor (donor) which is contained in the stacked body of an oxide semiconductor is removed in a step of crystal growth; therefore, the stacked body of an oxide semiconductor is highly purified and is an intrinsic semiconductor or a substantially intrinsic semiconductor whose carrier density is low. The stacked body of an oxide semiconductor has a wider band gap than a silicon semiconductor.

摘要翻译： 目的是提供一种用于高功率应用的半导体器件，其中使用具有高生产率的新型半导体材料，并提供具有其中使用新型半导体材料的新颖结构的半导体器件。 本发明是一种垂直晶体管和一个垂直二极管，它们都具有堆叠具有结晶度的第一氧化物半导体膜和具有结晶性的第二氧化物半导体膜的氧化物半导体层叠体。 在晶体生长的步骤中除去用作氧化物半导体层叠体中的电子给体（供体）的杂质; 因此，氧化物半导体的堆叠体被高度纯化，并且是载流子密度低的本征半导体或本质上的半导体。 氧化物半导体的层叠体具有比硅半导体更宽的带隙。

公开(公告)号：WO2010087518A1

公开(公告)日：2010-08-05

申请号：PCT/JP2010/051655

申请日：2010-01-29

申请人： 新日本製鐵株式会社 ,  藍郷崇 ,  柘植弘志 ,  星野泰三 ,  藤本辰雄 ,  勝野正和 ,  中林正史 ,  矢代弘克

发明人： 藍郷崇 ,  柘植弘志 ,  星野泰三 ,  藤本辰雄 ,  勝野正和 ,  中林正史 ,  矢代弘克

IPC分类号： C30B29/36 ,  C23C16/42 ,  C30B25/20 ,  H01L21/205

CPC分类号： H01L21/02609 ,  C23C16/325 ,  C30B25/14 ,  C30B25/186 ,  C30B25/20 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/02587 ,  H01L21/0262 ,  H01L21/02634

摘要： 本発明は、オフ角度が６°乃至それ以下の基板を用いたエピタキシャル成長において、ステップ－バンチングの発生を抑えた高品質エピタキシャル膜を有するエピタキシャルSiC単結晶基板、及びその製造方法を提供するものである。オフ角度が６°以下である炭化珪素単結晶基板上に炭化珪素単結晶薄膜を形成したエピタキシャル炭化珪素単結晶基板であって、前記炭化珪素単結晶薄膜表面の表面粗さ(Ra値)が０．５nm以下であることを特徴とするエピタキシャル炭化珪素単結晶基板エピタキシャル炭化珪素単結晶基板、及びその製造方法である。

摘要翻译： 公开了一种外延SiC单晶衬底，其具有通过使用具有6°或更小的偏离角的衬底进行外延生长而获得的高质量外延膜，同时抑制步骤聚束的形成。 还公开了外延SiC单晶衬底的制造方法。 具体公开了通过在具有6°或更小的偏离角的碳化硅单晶衬底上形成碳化硅单晶薄膜获得的外延碳化硅单晶衬底。 外延碳化硅单晶基板的特征在于，碳化硅单晶薄膜的表面的表面粗糙度（Ra）不大于0.5nm。 还具体公开了一种用于制造外延碳化硅单晶衬底的方法。

公开(公告)号：WO2008090514A2

公开(公告)日：2008-07-31

申请号：PCT/IB2008050219

申请日：2008-01-22

申请人： ELEMENT SIX LTD ,  DONALD HEATHER JUNE ,  SCARSBROOK GEOFFREY ALAN ,  FRIEL IAN ,  BALMER RICHARD STUART

发明人： SCARSBROOK GEOFFREY ALAN ,  FRIEL IAN ,  BALMER RICHARD STUART

IPC分类号： C30B25/20 ,  C30B29/04

CPC分类号： C01B31/065 ,  C01B32/28 ,  C23C16/27 ,  C23C16/274 ,  C23C16/278 ,  C30B25/105 ,  C30B25/20 ,  C30B29/04 ,  G01N21/87 ,  G01N21/95 ,  G01N27/308 ,  G01N2201/0636 ,  H01J37/321 ,  H01J2237/08 ,  H01J2237/3341 ,  H01L21/02104 ,  H01L21/02376 ,  H01L21/02527 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02634 ,  H01L21/041 ,  H01L29/045 ,  H01L29/1602 ,  H01L29/167 ,  H01L29/36 ,  Y10T428/24355

摘要： The present invention relates to a diamond electronic device comprising a functional interface between two solid materials, wherein the interface is formed by a planar first surface of a first layer of single crystal diamond and a second layer formed on the first surface of the first diamond layer, the second layer being solid, non-metallic and selected from diamond, a polar material and a dielectric material, and wherein the planar first surface of the first layer of single crystal diamond has an Rq of less than 10 nm and has at least one of the following characteristics: (a) the first surface is an etched surface; (b) a density of dislocations in the first diamond layer breaking the first surface is less than 400 cm -2 measured over an area greater than 0.014 cm 2 ; (c) a density of dislocations in the second layer breaking a notional or real surface lying within the second layer parallel to the interface and within 50 µm of the interface is less than 400 cm -2 measured over an area greater than 0.014 cm 2 ; and (d) the first surface has an R q less than 1 nm.

摘要翻译： 金刚石电子器件技术领域本发明涉及一种金刚石电子器件，其包括两个固体材料之间的功能界面，其中界面由第一层单晶金刚石的平面第一表面和形成在第一金刚石层的第一表面上的第二层形成 所述第二层为固体，非金属且选自金刚石，极性材料和介电材料，并且其中所述第一层单晶金刚石的平面第一表面的Rq小于10nm，并且具有至少一个 具有以下特征：（a）第一表面是蚀刻表面; （b）破坏第一表面的第一金刚石层中的位错密度小于在大于0.014cm 2的区域上测量的400cm -2以下; （c）第二层中的位错密度破坏位于与界面平行的第二层内的理论或实际表面，并且在界面的50μm内小于400cm -2， 大于0.014cm 2的区域; 和（d）第一表面具有小于1nm的R Q q。

公开(公告)号：WO2007120866A3

公开(公告)日：2008-07-17

申请号：PCT/US2007009224

申请日：2007-04-16

申请人： UNIV MISSISSIPPI ,  KOSHKA YAROSLAV ,  MELNYCHUK GALYNA

发明人： KOSHKA YAROSLAV ,  MELNYCHUK GALYNA

IPC分类号： H01L21/00 ,  H01L21/331 ,  H01L21/8222

CPC分类号： H01L29/66068 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02573 ,  H01L21/02634 ,  H01L21/02639 ,  H01L21/02647 ,  H01L21/0485

摘要： Self-aligned fabrication of silicon carbide semiconductor devices is a desirable technique enabling reduction in the number of photolithographic steps, simplified alignment of different device regions, and reduced spacing between the device regions. This invention provides a method of fabricating silicon carbide (SiC) devices utilizing low temperature selective epitaxial growth which allows avoiding degradation of many masking materials attractive for selective epitaxial growth. Another aspect of this invention is a combination of the low temperature selective epitaxial growth of SiC and self-aligned processes.

摘要翻译： 碳化硅半导体器件的自对准制造是能够减少光刻步骤的数量，简化不同器件区域的对准以及减小器件区域之间间隔的理想技术。 本发明提供一种使用低温选择性外延生长制造碳化硅（SiC）器件的方法，其允许避免许多对于选择性外延生长有吸引力的掩模材料的降解。 本发明的另一方面是SiC的低温选择性外延生长和自对准工艺的组合。