中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

57 records (took 0.014 seconds)

    SUBSTRATE ETCH
    2.
    发明申请
    SUBSTRATE ETCH 审中-公开
    基板蚀刻

    公开(公告)号：WO2015030806A1

    公开(公告)日：2015-03-05

    申请号：PCT/US2013/057629

    申请日：2013-08-30

    Applicant: HEWLETT-PACKARD DEVELOPMENT COMPANY, LP

    Inventor： MCKAY JR, Roger A. ,  SADIK, Patrick Wayne

    IPC: B81C1/00 ,  H01L21/302

    CPC classification number: C25F3/12 ,  B81C1/00626 ,  B81C2201/0133 ,  C25F3/14 ,  C25F7/00

    Abstract: An example provides a method including sputtering a metal catalyst onto a substrate, exposing the substrate to a solution that reacts with the metal catalyst to form a plurality of pores in the substrate, and etching the substrate to remove the plurality of pores to form a recess in the substrate.

    Abstract translation: 一个实例提供了一种方法，包括将金属催化剂溅射到衬底上，将衬底暴露于与金属催化剂反应以在衬底中形成多个孔的溶液，以及蚀刻衬底以除去多个孔以形成凹部 在基材中。

    SENSOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
    6.
    发明申请
    SENSOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF 审中-公开
    传感器部件及其制造方法

    公开(公告)号：WO02022495A1

    公开(公告)日：2002-03-21

    申请号：PCT/DE2001/003608

    申请日：2001-09-14

    IPC: B81B3/00 ,  B81C1/00

    CPC classification number: B81C1/00626 ,  B81B2201/0292 ,  B81B2203/0338 ,  B81C2201/053 ,  B81C2203/0109

    Abstract: The invention relates to a method for producing a sensor component comprising an electrically conductive longish element, which is held inside a channel in a manner that permits electricity to flow therearound. The inventive method provides that, after depositing an insulation layer onto a supporting layer and after subsequently depositing a coating comprised of at least one electrically conductive layer onto said insulation layer, the coating is etched away until reaching the remaining areas required for forming the longish element and the supply leads thereof while exposing the insulation layer in areas. The invention provides that, after etching, an additional insulation layer (7) is deposited onto the coating (3) and onto the exposed insulation layer (2). A channel (8) is subsequently etched into the insulation layer (2) and into the additional insulation layer (7) while at least partially exposing the longish element (9). The channel is etched in such a manner that the longish element (9) is solely held inside the lateral walls of the channel (8), which are formed by the insulation layers (2) and (7), and passes through the channel in a self-supporting manner.

    Abstract translation: 本发明涉及一种用于围绕它被安装在一个信道的，导电的，细长元件的制造流程的传感器装置的方法，其中，沉积在支撑层上的绝缘层和一组所述绝缘层上由至少一个导电层涂布的后续沉积之后 该涂层被蚀刻掉下降到需要形成根据第方式曝光，绝缘层的细长构件和它的供给线其余区域。 根据本发明，在涂层上蚀刻（3）和暴露的绝缘层（2）具有一个额外的绝缘层（7）沉积，并随后进入绝缘层（2）和与所述细长元件的至少部分曝光的额外的绝缘层（7）后（9 ），信道（8）在（9）安装在所述细长元件仅形成以这样的方式被蚀刻的（通过通道的绝缘层2）和（7）的侧壁（8）并通过悬臂式的通道。

    PROCÉDÉ DE GRAVURE POUR LA FORMATION D'UN SUPPORT A FLANCS RENTRANTS DESTINÉ NOTAMMENT AU CONFINEMENT DE GOUTTE POUR AUTO-ASSEMBLAGE CAPILLAIRE
    7.
    发明申请
    PROCÉDÉ DE GRAVURE POUR LA FORMATION D'UN SUPPORT A FLANCS RENTRANTS DESTINÉ NOTAMMENT AU CONFINEMENT DE GOUTTE POUR AUTO-ASSEMBLAGE CAPILLAIRE 审中-公开
    用于形成具有楔形法兰的载体的蚀刻方法，特别是用于配置用于毛细自动组装的刮刀

    公开(公告)号：WO2015004096A1

    公开(公告)日：2015-01-15

    申请号：PCT/EP2014/064518

    申请日：2014-07-08

    Applicant: COMMISSARIAT À L'ÉNERGIE ATOMIQUE ET AUX ÉNERGIES ALTERNATIVES ,  STMICROELECTRONICS (CROLLES 2) SAS

    Inventor： MERMOZ, Sébastien ,  DI CIOCCIO, Léa ,  MAGIS, Thomas ,  SANCHEZ, Loic

    IPC: H01L21/98 ,  H01L21/3065

    CPC classification number: B01L3/561 ,  B01L3/502 ,  B01L2200/12 ,  B01L2300/0838 ,  B81B1/002 ,  B81B2201/058 ,  B81C1/00555 ,  B81C1/00626 ,  B81C3/005 ,  B81C2201/0112 ,  H01L21/30655 ,  H01L23/13 ,  H01L2224/95146

    Abstract: L'invention porte sur un procédé d'auto-assemblage capillaire d'une plaque et d'un support (S), comprenant : - la formation d'un masque de gravure sur une région d'un substrat; - la gravure ionique réactive du substrat au moyen d'une série de cycles comprenant chacun une étape de gravure isotrope suivie d'une étape de passivation de surface, la durée de l'étape de gravure isotrope de chaque cycle augmentant d'un cycle à l'autre, le ratio entre les durées des étapes de passivation et de gravure de chaque cycle étant inférieur à un ratio permettant de réaliser une gravure anisotrope verticale, de manière à former un support (S) présentant une surface supérieure (1) constituée par ladite région et des parois latérales (2) formant avec la surface supérieure un angle aigu (β); - le retrait du masque de gravure; - le placement d'une goutte (G) sur la surface supérieure du support; - la pose de la plaque sur la goutte (G).

    Abstract translation: 本发明涉及一种用于板和载体（S）的毛细管自组装的方法，其包括：在衬底的区域上形成蚀刻掩模; 使用一系列循环的衬底的反应离子蚀刻，每个循环包括各向同性蚀刻的步骤，随后是表面钝化步骤，其中每个循环的各向同性蚀刻步骤的持续时间从一个循环增加到另一个周期之间的比率 每个循环的钝化和蚀刻步骤的持续时间低于用于进行垂直各向异性蚀刻的比例，以便形成具有由所述区域和侧壁（2）限定的上表面（1）的载体（S），侧壁限定 具有所述上表面的锐角（＆bgr;）; 去除蚀刻掩模; 将液滴（G）放置在载体的上表面上; 并将板放置在液滴（G）上。

    MICRO-ELECTROMECHANICAL SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
    8.
    发明申请
    MICRO-ELECTROMECHANICAL SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF 审中-公开
    微电子力学半导体元件及其制造方法

    公开(公告)号：WO2011083160A3

    公开(公告)日：2011-11-24

    申请号：PCT/EP2011050211

    申请日：2011-01-10

    Applicant: ELMOS SEMICONDUCTOR AG ,  SENF REINHARD

    Inventor： SENF REINHARD

    IPC: B81C1/00 ,  G01L9/00

    CPC classification number: B81C1/00158 ,  B81B3/0018 ,  B81B3/0021 ,  B81B3/007 ,  B81B3/0072 ,  B81B3/0081 ,  B81B2201/0235 ,  B81B2201/0264 ,  B81B2203/0127 ,  B81C1/00626 ,  B81C99/0035 ,  B81C2201/019 ,  G01L9/0047 ,  H01L29/4916 ,  H01L29/84

    Abstract: The micro-electromechanical semiconductor component is provided with a first silicon semiconductor substrate (16) having an upper face, into which a cavity (18) delimited by lateral walls and a floor wall is introduced, and having a second silicon semiconductor substrate (13) comprising a silicon oxide layer (14) and a polysilicon layer (15) applied thereon having a defined thickness. The polysilicon layer (15) of the second silicon semiconductor substrate (13) faces the upper face of the first silicon semiconductor substrate (16), the two silicon semiconductor substrates are bonded, and the second silicon semiconductor substrate (13) covers the cavity (18) in the first silicon semiconductor substrate (16). Grooves (19) that extend up to the polysilicon layer (15) are arranged in the second silicon semiconductor substrate (13) in the region of the section thereof that covers the cavity (18).

    Abstract translation: 被引入具有带顶部的第一SiIizium半导体衬底（16），其中限定由侧壁和底壁空腔（18）的微机电半导体装置，以及具有氧化硅层（14）的第二硅半导体基板（13）和 在该应用的具有限定厚度的多晶硅层（15）上提供。 与所述第一硅半导体基板（16）的顶部的其多晶硅层（15）与此键合和第二硅半导体基板（13）的面向上覆在所述第一硅半导体基板的空腔（18）的第二硅半导体基板（13） （16）在第二硅半导体基板（13）的槽（19）设置成覆盖部，其在该区域延伸到Poiysiliziumschicht（15）的所述空腔（18）。

    MIKROELEKTROMECHANISCHES HALBLEITERBAUELEMENT UND VERFAHREN ZU SEINER HERSTELLUNG
    9.
    发明申请
    MIKROELEKTROMECHANISCHES HALBLEITERBAUELEMENT UND VERFAHREN ZU SEINER HERSTELLUNG 审中-公开
    微电子力学半导体元件及其制造方法

    公开(公告)号：WO2011083161A2

    公开(公告)日：2011-07-14

    申请号：PCT/EP2011/050212

    申请日：2011-01-10

    Applicant: ELMOS SEMICONDUCTOR AG ,  BURCHARD, Bernd

    Inventor： BURCHARD, Bernd

    IPC: B81B1/00

    CPC classification number: B81C1/00158 ,  B81B3/0018 ,  B81B3/0021 ,  B81B3/007 ,  B81B3/0072 ,  B81B3/0081 ,  B81B2201/0235 ,  B81B2201/0264 ,  B81B2203/0127 ,  B81C1/00626 ,  B81C99/0035 ,  B81C2201/019 ,  G01L9/0047 ,  H01L29/4916 ,  H01L29/84

    Abstract: Das mikroelektromechanische HalbSeiterbaueiement ist mit einem ersten Halbleitersubstrat (1), das eine Oberseite aufweist, und einem zweiten Halbleitersubstrat (5), das eine Oberseite aufweist, versehen. Beide Halbleitersubstrate (1, 5) sind auf ihren Oberseiten aufliegend gebondet. In die Oberseite mindestens eines der beiden Halbleitersubstrate (1, 5) ist eine Kavität (4) eingebracht. Die Kavität (4) ist durch Seitenwände (3) und gegenüberliegende Deck- sowie Bodenwände, die durch die beiden Haibleitersubstrate (1, 5) gebildet sind, definiert. Die Deckwand oder die Bodenwaπd wirkt als reversibel verformbare Membran und in der anderen dieser beiden Wände der Kavität (4) ist eine sich durch das betreffende Halbleitersubstrat (1, 5) erstreckende Öffnung (98) angeordnet.

    Abstract translation: 微机电半导体器件设置有具有上表面的第一半导体衬底（1）和具有上表面的第二半导体衬底（5）。 两个半导体衬底（1,5）都粘合到它们的顶部。 在两个半导体衬底（1,5）中的至少一个的上侧引入Kavitum（t）（4）。 腔（4）由侧壁（3）和由两个半导体衬底（1,5）形成的相对的顶壁和底壁限定。 顶壁或底壁用作可逆变形膜并且在空腔（4）的这两个壁中的另一个壁中设置延伸穿过相关半导体衬底（1,5）的开口（98） >

    MIKROELEKTROMECHANISCHES HALBLEITERBAUELEMENT UND VERFAHREN ZU SEINER HERSTELLUNG
    10.
    发明申请
    MIKROELEKTROMECHANISCHES HALBLEITERBAUELEMENT UND VERFAHREN ZU SEINER HERSTELLUNG 审中-公开
    微机电半导体部件及其制造方法

    公开(公告)号：WO2011083160A2

    公开(公告)日：2011-07-14

    申请号：PCT/EP2011/050211

    申请日：2011-01-10

    Applicant: ELMOS SEMICONDUCTOR AG ,  SENF, Reinhard

    Inventor： SENF, Reinhard

    IPC: B81C1/00

    CPC classification number: B81C1/00158 ,  B81B3/0018 ,  B81B3/0021 ,  B81B3/007 ,  B81B3/0072 ,  B81B3/0081 ,  B81B2201/0235 ,  B81B2201/0264 ,  B81B2203/0127 ,  B81C1/00626 ,  B81C99/0035 ,  B81C2201/019 ,  G01L9/0047 ,  H01L29/4916 ,  H01L29/84

    Abstract: Das mikroelektromechanisches Halbleiterbauelement ist mit einem ersten SiIizium-Halbleitersubstrat (16) mit einer Oberseite, in die eine durch Seitenwände und eine Bodenwand begrenzte Kavität (18) eingebracht ist, und mit einem zweiten Silizium-Halbleitersubstrat (13) mit einer Siliziumoxidschicht (14) und einer auf diese aufgebrachten Polysiliziumschicht (15) definierter Dicke versehen. Das zweite Silizium-Halbleitersubstrat (13) ist mit seiner Polysiliziumschicht (15) der Oberseite des ersten Silizium-Halbleitersubstrats (16) zugewandt mit diesem gebondet und das zweite Silizium-Halbleitersubstrat (13) überdeckt die Kavität (18) in dem ersten Silizium-Halbleitersubstrat (16), In das zweite Silizium-Halbleitersubstrat (13) sind im Bereich von dessen die Kavität (18) überdeckenden Abschnitt Gräben (19) angeordnet, die sich bis zur Poiysiliziumschicht (15) erstrecken.

    Abstract translation: 被引入具有带顶部的第一SiIizium半导体衬底（16），其中限定由侧壁和底壁空腔（18）的微机电半导体装置，以及具有氧化硅层（14）的第二硅半导体基板（13）和 一个施加到其上的多晶硅层（15）提供的限定的厚度。 与所述第一硅半导体基板（16）的顶部的其多晶硅层（15）与此键合和第二硅半导体基板（13）的面向上覆在所述第一硅半导体基板的空腔（18）的第二硅半导体基板（13） （16）在第二硅半导体基板（13）的槽（19）设置成覆盖部，其在该区域延伸到Poiysiliziumschicht（15）的所述空腔（18）。

Patent Agency Ranking