中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

94 records (took 0.022 seconds)

    COMPACT VIA STRUCTURES AND METHOD OF MAKING SAME
    1.
    发明申请
    COMPACT VIA STRUCTURES AND METHOD OF MAKING SAME 审中-公开
    紧凑的结构和制作方法

    公开(公告)号：WO2016209462A1

    公开(公告)日：2016-12-29

    申请号：PCT/US2016/033812

    申请日：2016-05-23

    Applicant: INTEL CORPORATION

    Inventor： XIAO, Kai ,  ENRIQUEZ SHIBAYAMA, Raul ,  OUYANG, Gong ,  GUILLEN GONZALEZ, Jose Diego ,  LEE, Beom-Taek

    IPC: H05K1/11 ,  H05K3/40 ,  H05K3/42

    CPC classification number: H01P3/08 ,  H01P5/028 ,  H05K1/0251 ,  H05K1/116 ,  H05K3/403 ,  H05K3/429 ,  H05K2201/09645 ,  H05K2201/09854

    Abstract: Techniques and mechanisms to provide a compact arrangement of vias extending through at least a portion of a printed circuit board (PCB) or other substrate. In an embodiment, the substrate includes a dielectric material and a sidewall structure forming a hole region that extends at least partially through the dielectric material. The hole region adjoins each of a first via and a second via, and is also located between the first via and second via. In another embodiment, the first via is coupled to exchange a first signal of a differential signal pair, and the second via is coupled to exchange a second signal of the same differential signal pair.

    Abstract translation: 提供延伸穿过印刷电路板（PCB）或其它基板的至少一部分的通孔的紧凑布置的技术和机构。 在一个实施例中，衬底包括电介质材料和形成至少部分延伸穿过电介质材料的孔区的侧壁结构。 孔区域邻接第一通孔和第二通孔中的每一个，并且还位于第一通孔和第二通孔之间。 在另一个实施例中，第一通孔被耦合以交换差分信号对的第一信号，并且第二通孔被耦合以交换相同差分信号对的第二信号。

    保護層付銅張積層板及び多層プリント配線板
    2.
    发明申请
    保護層付銅張積層板及び多層プリント配線板 审中-公开
    保护层装饰铜箔和多层印刷线路板

    公开(公告)号：WO2015125873A1

    公开(公告)日：2015-08-27

    申请号：PCT/JP2015/054636

    申请日：2015-02-19

    Applicant: 三井金属鉱業株式会社

    Inventor： 桑子　富士夫 ,  松島　敏文 ,  細井　俊宏 ,  立岡　歩

    IPC: H05K1/03 ,  H05K3/42 ,  H05K3/46

    CPC classification number: H05K3/4626 ,  H05K1/0298 ,  H05K1/09 ,  H05K3/022 ,  H05K3/429 ,  H05K2201/0187 ,  H05K2201/09645

    Abstract: 　導電遮断部位形成用貫通孔の周囲において、スルーホール加工性と平坦性にすぐれたスルーホール分割多層プリント配線板提供を目的とする。この目的を達成するため、「スルーホールを電気的に遮断する導電遮断部位を有するプリント配線板に用いる銅張積層板であって、当該銅張積層板は、導電遮断部位形成用貫通孔を形成し、当該導電遮断部位形成用貫通孔へめっきレジストが充填された後に引き剥がし可能な保護層を表面に備えていることを特徴とする保護層付銅張積層板。」等を採用する。

    Abstract translation: 本发明的目的是提供一种通孔分解多层印刷线路板，其允许优良的通孔处理性和用于形成导电阻挡部分的通孔周围的区域的优异的平坦度。 为了达到这个目的，“覆盖有保护层的覆铜层压板是用于具有导电阻挡部分的印刷线路板的覆铜层压板，该导电阻挡部分阻挡通孔，所述覆铜层压板的特征在于 在其中形成用于形成导电阻挡部分的通孔，并且铜笔迹层压板在其表面上具有保护层，该保护层可以在将电镀抗蚀剂填充到用于形成导电阻挡部分的通孔上之后被剥离 “等已被采纳。

    CONTROLLED DEPTH ETCHED VIAS
    5.
    发明申请
    CONTROLLED DEPTH ETCHED VIAS 审中-公开
    控制深度蚀刻VIAS

    公开(公告)号：WO2007024567A2

    公开(公告)日：2007-03-01

    申请号：PCT/US2006031846

    申请日：2006-08-16

    Applicant: LITTON SYSTEMS INC ,  MURRY THOMAS

    Inventor： MURRY THOMAS

    IPC: H05K1/11

    CPC classification number: H05K1/115 ,  H05K3/062 ,  H05K3/064 ,  H05K3/427 ,  H05K3/429 ,  H05K2201/09645 ,  H05K2203/1184 ,  H05K2203/1394 ,  H05K2203/1476

    Abstract: A printed circuit board (20) includes a sub-assembly having dielectric (22) and conductive layers (24). A hole (26) extends into the sub-assembly. Metal plating (32) is applied on a barrel (27) of the hole (26). A conductive layer (32) and an etch resist (34) are applied to a first photoresist (30) on the hole barrel (27). The first photoresist (30) is removed and a second photoresist (36) is applied leaving areas to be controlled depth etched exposed. The exposed areas (38) are chemically etched. The second layer of photoresist (36) is removed and a second chemical etch operation is performed to define previously plated features (40) on the sub-assembly (20). The etch resist (34) is then removed.

    Abstract translation: 印刷电路板（20）包括具有电介质（22）和导电层（24）的子组件。 孔（26）延伸到子组件中。 金属电镀（32）施加在孔（26）的筒体（27）上。 将导电层（32）和抗蚀剂（34）施加到孔镜筒（27）上的第一光致抗蚀剂（30）上。 去除第一光致抗蚀剂（30）并施加第二光致抗蚀剂（36），留下待被深度蚀刻暴露的区域。 曝光区域（38）被化学蚀刻。 去除第二层光致抗蚀剂（36），并执行第二化学蚀刻操作以在子组件（20）上限定先前镀覆的特征（40）。 然后除去抗蚀剂（34）。

    MICRO-CASTELLATED INTERPOSER
    6.
    发明申请
    MICRO-CASTELLATED INTERPOSER 审中-公开
    MICRO-CASTELLATED插入器

    公开(公告)号：WO2006004921A3

    公开(公告)日：2006-09-21

    申请号：PCT/US2005023270

    申请日：2005-06-29

    Applicant: HONEYWELL INT INC ,  LEVINE AARON ,  STANKE JAY D

    Inventor： LEVINE AARON ,  STANKE JAY D

    IPC: H01L21/48 ,  H01L23/498 ,  H01L23/538

    CPC classification number: H01L21/485 ,  H01L23/49805 ,  H01L2924/0002 ,  H05K1/141 ,  H05K3/225 ,  H05K3/3442 ,  H05K3/403 ,  H05K2201/068 ,  H05K2201/09063 ,  H05K2201/09181 ,  H05K2201/09645 ,  H01L2924/00

    Abstract: A miniature PWB (101) with features that incorporate the required circuitry changes and component footprints (105), which has been enhanced with micro-castellations (111) such as those found on ceramic surface mount packages. The miniature PWB (101) is mounted on the circuit board (125) using techniques well known in the art. This combination of technologies provides an adaptable, durable interconnect methodology, which allows for circuit (109) and part changes (113, 115, 117) without changing the layout of the base printed wiring board (125).

    Abstract translation: 一种微型PWB（101），其特征包括所需的电路变化和元件占位面积（105），这些元件占位面积已通过陶瓷表面贴装封装上的微型城堡（111）得到了增强。 使用本领域公知的技术将微型PWB（101）安装在电路板（125）上。 这种技术组合提供了一种适应性强，持久的互连方法，该方法允许电路（109）和部件更换（113,115,117），而不改变基座印刷电路板（125）的布局。

    高圧放電灯点灯装置及びこれを搭載した照明器具
    7.
    发明申请
    高圧放電灯点灯装置及びこれを搭載した照明器具 审中-公开
    高压放电灯操作装置及其照明设备

    公开(公告)号：WO2004039130A1

    公开(公告)日：2004-05-06

    申请号：PCT/JP2003/012319

    申请日：2003-09-26

    Applicant: 松下電工株式会社 ,  熊谷 潤 ,  岸本 晃弘 ,  小西 洋史

    Inventor： 熊谷 潤 ,  岸本 晃弘 ,  小西 洋史

    IPC: H05B41/24

    CPC classification number: H02M1/4208 ,  H02M7/53871 ,  H05B41/2883 ,  H05B41/2888 ,  H05K1/0254 ,  H05K3/301 ,  H05K3/366 ,  H05K2201/048 ,  H05K2201/09063 ,  H05K2201/09645 ,  H05K2201/09972 ,  H05K2201/10196 ,  H05K2201/10204 ,  Y02B20/202 ,  Y02B20/204 ,  Y02B70/126

    Abstract: ４つのスイッチング素子（Ｑ１～Ｑ４）で構成されたフルブリッジ回路を高いスイッチング周波数で交番させて、インダクタ（Ｌ２）及びコンデンサ（Ｃ２）で構成された直列共振回路（５）を、フルブリッジ回路のスイッチング周波数の整数倍の周波数（例えば３倍の周波数）に対して共振させ、始動用の高電圧パルスを発生させる。そして、高圧放電灯（ＤＬ）が始動した後には、フルブリッジ回路を低いスイッチング周波数で交番させて、出力極性を反転させる降圧チョッパとして動作させることにより、インダクタ（Ｌ１）及びコンデンサ（Ｃ１）で構成されたフィルタ回路を介して、高圧放電灯（ＤＬ）に、低周波の矩形波電圧を安定的に供給する。

    Abstract translation: 由四个开关元件（Q1至Q4）组成的全桥电路以高开关频率交替，并且使由电感器（L2）和电容器（C2）组成的串联谐振电路（5）谐振 全桥电路的开关频率乘以整数（例如，频率乘以3），从而产生用于启动的高电压脉冲。 在高压放电灯（DL）启动之后，全桥电路以低开关频率交替，以便作为用于反相输出极性的降压斩波器工作，从而稳定地提供低频矩形波电压 通过由电感器（L1）和电容器（C1）组成的滤波电路的高压放电灯（DL）。

    HERSTELLEN ELEKTRISCHER VERBINDUNGEN IN SUBSTRATÖFFNUNGEN VON SCHALTUNGSEINHEITEN MITTELS GERICHTETER ABSCHEIDUNG LEITFÄHIGER SCHICHTEN
    8.
    发明申请
    HERSTELLEN ELEKTRISCHER VERBINDUNGEN IN SUBSTRATÖFFNUNGEN VON SCHALTUNGSEINHEITEN MITTELS GERICHTETER ABSCHEIDUNG LEITFÄHIGER SCHICHTEN 审中-公开
    结交电路单元基片中的孔电气连接通过寻找分离导电层

    公开(公告)号：WO2002059981A2

    公开(公告)日：2002-08-01

    申请号：PCT/DE2002/000208

    申请日：2002-01-23

    Applicant: UNIVERSITÄT STUTTGART ,  RINKE, Titus

    Inventor： RINKE, Titus

    IPC: H01L31/0224

    CPC classification number: H05K3/4076 ,  H01L31/022425 ,  H01L31/046 ,  H01L31/0465 ,  H01L31/1804 ,  H01L31/1896 ,  H05K2201/09645 ,  Y02E10/547 ,  Y02P70/521

    Abstract: Das Herstellungsverfahren kann unter anderem zur Herstellung von Solarmodulen verwendet werden, in denen die einzelnen Solarzellen elektrisch in Serie geschaltet werden. Dabei wird in einem Halbleiterschichtaufbau enthaltend einen p-n-Übergang mindestens eine Vertiefung (10) erzeugt, und auf einen die Vertiefung (10) enthaltenden Substratabschnitt eine elektrisch leitfähige Substanz (Al) in im wesentlichen gerichteter Weise abgeschieden, wobei die sich über einen Raumwinkel erstreckenden Abscheidungsrichtungen derart schräggestellt ist, dass innerhalb der Vertiefung (10) nur ein Wandabschnitt von der elektrisch leitfähigen Substanz bedeckt wird und somit die vorderseitige Elektrodenschicht (6) einer Solarzelle mit der rückseitigen Elektrodenschicht (11) einer dazu benachbarten Solarzelle elektrisch kontaktiert wird. Mit dem Verfahren können auch Metallisierungsebenen von Mehrlagenleiterplatten elektrisch untereinander kontaktiert werden.

    Abstract translation: 制造过程可用于生产太阳能电池组件的，其中各个太阳能电池串联电连接中使用特别。 在此情况下，pn结是在半导体层结构，其包括产生至少一个凹部（10）和含基底部分，导电性物质（Al）的以基本上定向沉积的凹部（10），其中，所述在固体角沉积方向上延伸 被倾斜地设置，只有一个壁部由所述凹部（10）内的导电性物质覆盖，因此前电极层（6）与相邻的太阳能电池单元被电接触的背面电极层（11）的太阳能电池的。 该方法还多层印刷电路板的金属化可以彼此电接触。

    MULTI-CONNECTION VIA
    9.
    发明申请
    MULTI-CONNECTION VIA 审中-公开
    多连接通过

    公开(公告)号：WO0078105A9

    公开(公告)日：2002-06-13

    申请号：PCT/US0015551

    申请日：2000-06-05

    Applicant: TERADYNE INC

    Inventor： KIANI SEPEHR ,  KHUSID MIKHAIL

    IPC: H05K1/02 ,  H05K1/11 ,  H05K3/04 ,  H05K3/30 ,  H05K3/34 ,  H05K3/40 ,  H05K3/42

    CPC classification number: H05K1/0222 ,  H01R12/523 ,  H05K1/112 ,  H05K1/115 ,  H05K3/043 ,  H05K3/308 ,  H05K3/3421 ,  H05K3/403 ,  H05K3/429 ,  H05K2201/09645 ,  H05K2201/1059 ,  H05K2201/10856 ,  H05K2201/10893 ,  H05K2201/10969 ,  H05K2203/0455

    Abstract: An interconnection circuit and related techniques are described. The interconnection circuit (10) includes a plated through hole (26) having a plurality of electrically isolated segments (26a, 26b) with at least one of the plurality of electrically isolated segments (26a) coupled to a signal path (27a, 27b) and at least one of the electrically isolated segments (26b) coupled to the ground (12). With this arrangement, the circuit provides a signal path between a first and a second different layers of a multilayer. By providing one segment (26a) as a signal segment and another segment (26b) as a ground segment the size and shape of the electrically isolated segments (26a, 26b) can be selected to provide the interconnection circuit having a predetermined impedance characteristic. The interconnection circuit can thus be impedance matched to circuit board circuits, devices and transmission lines, such as striplines, microstrips and co-planar waveguides. This results in an interconnection circuit which maintains the integrity of relatively high-frequency signals propagating through the interconnection circuit from the first layer to the second layer. The interconnect circuits can be formed by creating distinct conductor paths (26a, 26b) within the cylindrical plated through-holes (26) using variety of manufacturing techniques including, but not limited to, broaching techniques, electrostatic discharge milling (EDM) techniques and laser etching techniques.

    Abstract translation: 描述了互连电路及相关技术。 互连电路（10）包括具有多个电隔离段（26a，26b）的电镀通孔（26），多个电隔离段（26a）中的至少一个耦合到信号路径（27a，27b） 以及耦合到地（12）的电隔离段（26b）中的至少一个。 利用这种布置，电路提供了多层的第一和第二不同层之间的信号路径。 通过提供作为信号段的一个段（26a）和作为接地段的另一段（26b），可以选择电隔离段（26a，26b）的大小和形状，以提供具有预定阻抗特性的互连电路。 因此，互连电路可以与电路板电路，器件和传输线（例如带状线，微带和共面波导）阻抗匹配。 这导致互连电路，其维持通过互连电路从第一层传播到第二层的相对高频信号的完整性。 互连电路可以通过使用各种制造技术在圆柱形电镀通孔（26）内形成不同的导体路径（26a，26b）来形成，包括但不限于拉削技术，静电放电铣削（EDM）技术和激光 蚀刻技术。

Patent Agency Ranking