公开(公告)号：WO2017172203A1

公开(公告)日：2017-10-05

申请号：PCT/US2017/020147

申请日：2017-03-01

Applicant: INTEL CORPORATION

Inventor： YONG, Khang Choong ,  HALL, Stephen H. ,  CHUAH, Tin Poay ,  KOH, Boon Ping ,  GOH, Eng Huat

IPC: H05K9/00

CPC classification number: H05K1/147 ,  G06K9/0002 ,  H01L25/18 ,  H05K1/0218 ,  H05K1/181 ,  H05K3/363 ,  H05K9/0024 ,  H05K2201/047 ,  H05K2201/056 ,  H05K2201/10159

Abstract: Three-dimensional (3-D) volumetric board architectural design provides technical solutions to technical problems facing miniaturization of circuit boards. The 3-D volumetric architecture includes using more of the unused volume in the vertical dimension (e.g., Z-dimension) to increase the utilization of the total circuit board volume. The 3-D volumetric architecture is realized by mounting components on a first PCB and on a second PCB, and inverting and suspending the second PCB above the first PCB. The use of 3-D volumetric board architectural design further enables formation of a shielded FEMIE, providing shielding and improved volumetric use with little or no reduction in system performance or increase in system Z-height.

Abstract translation: 三维（3-D）体积电路板架构设计为面向电路板小型化的技术问题提供技术解决方案。 三维立体体系结构包括在垂直维度中使用更多未使用的体积（例如，Z维度）以增加总电路板体积的利用率。 三维体积架构是通过将组件安装在第一PCB和第二PCB上以及倒置并悬挂第一PCB上方的第二PCB来实现的。 使用3D体积电路板架构设计可以进一步形成屏蔽FEMIE，从而提供屏蔽和改进的体积使用，而系统性能几乎没有降低或系统Z高度增加。

公开(公告)号：WO2016038612A1

公开(公告)日：2016-03-17

申请号：PCT/IL2015/050918

申请日：2015-09-09

Applicant: POWER ME TECH LTD.

Inventor： LITSYN, Elena ,  BARTAL, Ronen

IPC: H05K3/46 ,  H05K3/00 ,  H05K1/00

CPC classification number: G06F1/266 ,  G06F1/1635 ,  G06F1/1684 ,  H01M10/425 ,  H01M10/44 ,  H01M2220/30 ,  H01R24/60 ,  H01R2107/00 ,  H02J7/0054 ,  H02J7/007 ,  H02J50/00 ,  H02J2007/0096 ,  H04W52/0229 ,  H04W52/0296 ,  H05K1/028 ,  H05K1/0393 ,  H05K1/16 ,  H05K1/189 ,  H05K3/0058 ,  H05K2201/10037 ,  H05K2201/10159

Abstract: A multi-layer sticker is provided herein. The multi-layer sticker may include: a first attachment layer; an electronic circuitry layer comprising an electronic circuit suitable for connecting to a consumer electronics device, wherein the electronic circuitry layer is attached on one side to the first attachment layer; a second attachment layer coupled to first attachment layer; and an interface electrically coupled to the electronic circuit and configured to establish an electronic connection with the consumer electronics device.

Abstract translation: 本文提供了多层贴纸。 多层贴纸可以包括：第一附接层; 电子电路层，其包括适于连接到消费电子设备的电子电路，其中所述电子电路层在一侧附接到所述第一附接层; 耦合到第一附接层的第二附接层; 以及电耦合到所述电子电路并且被配置为建立与所述消费电子设备的电子连接的接口。

公开(公告)号：WO2015016165A1

公开(公告)日：2015-02-05

申请号：PCT/JP2014/069789

申请日：2014-07-28

Applicant: 日本ゼオン株式会社

Inventor： 立石　洋平

IPC: H05K1/03 ,  H05K3/46

CPC classification number: H05K1/0346 ,  H05K1/0366 ,  H05K2201/10159

Abstract: 　本発明は、ガラス製のコア基板と、コア基板上に形成される電気絶縁層と、を備える電子材料用基板であって、コア基板は、ガラス基材と、ガラス基材の少なくとも一方の面に形成される表面処理層とを備え、電気絶縁層は、硬化性樹脂組成物により形成される接着層を含み、表面処理層は表面処理層用組成物により形成される層を含み、硬化性樹脂組成物は、極性基Ａを含有する極性基含有脂環式オレフィン重合体と、極性基Ａとの反応性を有する官能基Ｘを含有する硬化剤とを含み、表面処理層用組成物は、極性基Ａとの反応性を有する官能基Ｙを含有するシランカップリング剤を含む。

Abstract translation: 本发明提供了一种电子材料用基板，其具备由玻璃构成的芯基板和形成在芯基板上的电绝缘层。 核心基板设置有玻璃基材，以及形成在玻璃基材的至少一个表面上的表面处理层。 电绝缘层包括由固化树脂组合物形成的粘合剂层，表面处理层包括由表面处理层组合物形成的层。 固化树脂组合物包括含有极性基团A的含极性基团的脂环族烯烃聚合物和含有与极性基团A具有反应性的官能团X的固化剂。表面处理层组合物包括含有官能团的硅烷偶联剂 Y与极性基团A具有反应性

公开(公告)号：WO2015014563A1

公开(公告)日：2015-02-05

申请号：PCT/EP2014/064129

申请日：2014-07-03

Applicant: HARMAN BECKER AUTOMOTIVE SYSTEMS GMBH

Inventor： KRAFT, Günther ,  ORCIC, Krunoslac ,  BERTHOMIER, Didier ,  SCHIEMANN, Thomas ,  NOSHADI, Valod

IPC: H05K1/18 ,  H05K1/02 ,  H01L23/38 ,  H01L23/538

CPC classification number: H05K1/185 ,  H01L23/38 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/19 ,  H01L25/16 ,  H01L2224/04105 ,  H01L2224/16225 ,  H01L2224/73267 ,  H01L2924/15153 ,  H05K1/0203 ,  H05K1/0298 ,  H05K1/115 ,  H05K1/181 ,  H05K1/183 ,  H05K2201/10159 ,  H05K2201/10219 ,  H05K2201/10734 ,  Y02P70/611

Abstract: An electronic module (40) is provided that includes a multilayer circuit board (41), and an electronic component (62), and a Peltier heat pump (60). The electronic component is mounted on a major surface of the multilayer circuit board and is electrically coupled to at least one memory die (48). The at least one memory die is at least partially embedded within the multilayer circuit board. The Peltier heat pump device has at least one pair of thermoelectric semiconductor members (68,69) arranged thermally in parallel and electrically in series, and the at least one pair of semiconductor members are at least partially embedded in the circuit board.

Abstract translation: 提供一种电子模块（40），其包括多层电路板（41）和电子部件（62）以及珀耳帖热泵（60）。 电子部件安装在多层电路板的主表面上，并电耦合到至少一个存储管芯（48）。 所述至少一个存储器管芯至少部分地嵌入所述多层电路板内。 珀尔帖热泵装置具有至少一对热电并联并电串联的热电半导体部件（68,69），并且至少一对半导体部件至少部分地嵌入电路板中。

公开(公告)号：WO2014104516A1

公开(公告)日：2014-07-03

申请号：PCT/KR2013/006651

申请日：2013-07-24

Applicant: 하나마이크론㈜

Inventor： 옥진영

IPC: H01L25/16 ,  H01L23/64

CPC classification number: H05K1/14 ,  H01L21/486 ,  H01L21/568 ,  H01L23/147 ,  H01L23/5384 ,  H01L24/19 ,  H01L24/96 ,  H01L25/0652 ,  H01L25/105 ,  H01L25/16 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/2518 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19104 ,  H01L2924/19105 ,  H05K1/115 ,  H05K1/181 ,  H05K1/185 ,  H05K3/181 ,  H05K3/26 ,  H05K3/303 ,  H05K3/32 ,  H05K3/4038 ,  H05K3/4602 ,  H05K2201/10159 ,  H05K2201/10378 ,  H05K2201/1053 ,  H05K2201/10636 ,  H05K2201/10674 ,  H05K2203/0191 ,  H05K2203/1469 ,  Y02P70/611 ,  Y10T29/49131 ,  Y10T29/49149 ,  H01L2924/00

Abstract: 본 발명의 인터포저가 임베디드 되는 회로 보드는 제1관통 전극이 탑사이드와 백사이드를 전기적으로 연결하는 인터포저, 및 상기 인터포저가 임베디드 되되 상기 인터포저의 탑사이드와 백사이드는 노출되는 몰딩 부재를 포함한다. 본 발명에 의하면, 요구되는 관통 홀(through hole)의 파인 피치에 따라 절연체의 몰딩 부재와 반도체의 인터포저를 적절하게 선택하여 결합할 수 있고, 인터포저가 반도체 칩과 실질적으로 동일 레벨에서 몰딩되기 때문에, 인터포저를 임베디드 하기 위한 별도의 공정이 추가되지 않는다.

Abstract translation: 本发明涉及一种嵌入其中的内插器的电路板，包括：插入件，其顶侧和背面通过第一通孔电连接; 以及嵌入在其中并且插入件的顶侧和背面暴露的模制构件。 根据本发明，绝缘体的成型构件和半导体的插入件可以根据通孔的所需精细间距适当地选择和耦合，并且插入器被模制在与半导体芯片基本相同的水平上 ，因此不需要添加用于嵌入插件的附加处理。

公开(公告)号：WO2014092248A1

公开(公告)日：2014-06-19

申请号：PCT/KR2013/002165

申请日：2013-03-18

Applicant: 하나마이크론(주)

Inventor： 임재성 ,  김주형

IPC: H01L23/50 ,  H01L23/12

CPC classification number: H05K1/028 ,  H01L23/5387 ,  H01L2924/0002 ,  H05K1/117 ,  H05K1/118 ,  H05K1/189 ,  H05K3/323 ,  H05K3/40 ,  H05K5/0004 ,  H05K2201/10159 ,  Y10T29/49149 ,  H01L2924/00

Abstract: 메모리 카드 시스템은 유연 집적 회로 소자 패키지, 상부 유연 케이스, 하부 유연 케이스, 배선 구조, 이방성 전도 필름 등을 포함할 수 있다. 집적 회로 소자 패키지는 휘어질 수 있는 물질을 포함할 수 있고, 접속 패드를 가질 수 있다. 상부 케이스는 휘어질 수 있는 물질을 포함할 수 있고, 유연 집적 회로 소자 패키지를 덮을 수 있다. 하부 케이스는 휘어질 수 있는 물질을 포함할 수 있고, 유연 집적 회로 소자 패키지가 고정될 수 있다. 배선 구조는 휘어질 수 있는 물질을 포함할 수 있고, 상부 케이스의 내측 표면에 구비되는 연결 배선, 상부 케이스의 외측 표면에 구비되는 접속 핀 및 상부 케이스를 관통하는 비아 배선을 포함할 수 있다. 이방성 전도 필름은 집적 회로 소자 패키지와 상부 케이스 사이에 배치될 수 있고, 접속 패드와 연결 배선을 전기적으로 연결할 수 있다.

Abstract translation: 本发明涉及一种存储卡系统，其可以包括柔性集成电路元件封装，柔性上壳体，柔性下壳体，布线结构，各向异性导电膜等。 集成电路元件封装可以包括可弯曲材料，并且可以具有连接焊盘。 上壳体可以包括可弯曲材料，并且可以覆盖柔性集成电路元件封装。 下壳体可以包括可弯曲材料，并且可以使柔性集成电路元件封装件固定到其上。 布线结构可以包括可弯曲材料，并且可以包括布置在上壳体的内表面上的连接线，布置在上壳体的外表面上的连接销和穿过上壳体的通孔线。 各向异性导电膜可以插入在集成电路元件封装和上壳体之间，并且可以将连接焊盘和连接线电连接。

公开(公告)号：WO2014071694A1

公开(公告)日：2014-05-15

申请号：PCT/CN2013/001367

申请日：2013-11-11

Applicant: 北京忆恒创源科技有限 公司

Inventor： 殷雪冰 ,  倪勇

IPC: G11C5/00

CPC classification number: G11C5/04 ,  H05K1/148 ,  H05K3/4691 ,  H05K2201/055 ,  H05K2201/10159

Abstract: 存储设备，包括第一电路板、第二电路板和第三电路板；所述第一电路板上布置有一个或多个存储器芯片，所述第二电路板上布置有一个或多个存储器芯片，所述第三电路板上布置有控制器和主机接口；所述第一电路板同所述第三电路板相耦合，所述第二电路板同所述第三电路板相耦合，使得经由所述主机接口通过所述控制器访问布置在所述第一电路板上的一个或多个存储器芯片以及布置在所述第二电路板上的一个或多个存储器芯片；所述第一电路板上的存储器芯片的容量是所述第二电路板上的存储器芯片的容量的二倍。

公开(公告)号：WO2013052441A3

公开(公告)日：2013-08-15

申请号：PCT/US2012058398

申请日：2012-10-02

Applicant: INVENSAS CORP

Inventor： CRISP RICHARD DEWITT ,  ZOHNI WAEL ,  HABA BELGACEM ,  LAMBRECHT FRANK

IPC: H01L23/498 ,  G11C5/02 ,  G11C5/04 ,  G11C5/06 ,  H01L23/00 ,  H01L23/13 ,  H01L23/31 ,  H01L23/34 ,  H01L23/36 ,  H01L23/48 ,  H01L25/065 ,  H01L25/18

CPC classification number: G11C5/04 ,  G11C5/02 ,  G11C5/063 ,  G11C5/066 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/36 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/50 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L24/24 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/02375 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/05569 ,  H01L2224/0557 ,  H01L2224/06155 ,  H01L2224/06156 ,  H01L2224/06165 ,  H01L2224/06179 ,  H01L2224/06181 ,  H01L2224/06515 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/24145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/48471 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2225/06551 ,  H01L2225/06558 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2225/06575 ,  H01L2225/06589 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/10161 ,  H01L2924/1434 ,  H01L2924/1435 ,  H01L2924/1436 ,  H01L2924/1438 ,  H01L2924/15172 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/1579 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/3011 ,  H05K1/181 ,  H05K2201/09227 ,  H05K2201/10159 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: A microelectronic package (100) can include a plurality of vertically stacked semiconductor chips 632, 637, the front face of at least one chip facing away from a first substrate surface (108), one or more columns (138, 143) of contacts (132) extending in a first direction (142) along surface (108). Columns (104A, 107B, 109A, 109B) of terminals (105 107) exposed at a second substrate surface (110) extend in the first direction. First terminals (105) disposed in a central region (112) of surface (110) which has width (152) not more than three and one-half times a minimum pitch (150) of the columns of terminals can be configured to carry address information usable to determine an addressable memory location. An axial plane of the at least one semiconductor chip can intersect the central region.

Abstract translation: 微电子封装（100）可以包括多个垂直堆叠的半导体芯片632,637，至少一个芯片的前表面背离第一衬底表面（108），一个或多个接触柱（138,143） 132）沿着第一方向（142）沿着表面（108）延伸。 在第二基板表面（110）处露出的端子（1057a）的列（104A，107B，109A，109B）在第一方向上延伸。 布置在表面（110）的中心区域（112）中的第一端子（105）可以被配置为承载地址（110）的宽度（152）不大于端子列的最小间距（150）的三分之一倍的距离） 用于确定可寻址存储器位置的信息。 至少一个半导体芯片的轴向平面可以与中心区域相交。

公开(公告)号：WO2013052411A4

公开(公告)日：2013-07-04

申请号：PCT/US2012058273

申请日：2012-10-01

Applicant: INVENSAS CORP

Inventor： CRISP RICHARD DEWITT ,  ZOHNI WAEL ,  HABA BELGACEM ,  LAMBRECHT FRANK

IPC: H01L25/065 ,  H01L23/498

CPC classification number: G11C5/04 ,  G11C5/02 ,  G11C5/063 ,  G11C5/066 ,  H01L23/13 ,  H01L23/3128 ,  H01L23/36 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/50 ,  H01L24/06 ,  H01L24/13 ,  H01L24/16 ,  H01L24/24 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/02375 ,  H01L2224/02379 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/05569 ,  H01L2224/0557 ,  H01L2224/06155 ,  H01L2224/06156 ,  H01L2224/06165 ,  H01L2224/06179 ,  H01L2224/06181 ,  H01L2224/06515 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/24145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/48471 ,  H01L2224/49113 ,  H01L2224/49175 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2225/06551 ,  H01L2225/06558 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2225/06575 ,  H01L2225/06589 ,  H01L2924/00014 ,  H01L2924/01322 ,  H01L2924/10161 ,  H01L2924/1434 ,  H01L2924/1435 ,  H01L2924/1436 ,  H01L2924/1438 ,  H01L2924/15172 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/1579 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/3011 ,  H05K1/181 ,  H05K2201/09227 ,  H05K2201/10159 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: A microelectronic package (100) can include a microelectronic element (130) mounted face up on a first surface (108) of a substrate (102), with one or more columns (138, 139) of contacts (132) in a first direction (142) along the microelectronic element front face. Columns (104A, 104B, 106A, 106B) of terminals (105 107) exposed at a second surface (110) of the substrate extend in the first direction along surface (110). First terminals (105) exposed at surface (110) in a central region (112) thereof having width (152) not more than three and one-half times a minimum pitch (150) of the columns of terminals can be configured to carry address information usable to determine an addressable memory location. An axial plane of the microelectronic element can intersect the central region.

Abstract translation: 微电子封装（100）可以包括面向上安装在衬底（102）的第一表面（108）上的微电子元件（130），触点（132）的一个或多个列（138,139）沿第一方向 （142）沿着微电子元件正面。 暴露在衬底的第二表面（110）处的端子（105,107）的列（104A，104B，106A，106B）沿表面（110）在第一方向上延伸。 在其中心区域（112）中的表面（110）处暴露的宽度（152）不超过终端列的最小间距（150）的三分之一和二分之一倍的第一终端（105）可以被配置为携带地址 可用于确定可寻址存储器位置的信息。 微电子元件的轴向平面可以与中心区域相交。

公开(公告)号：WO2013052322A3

公开(公告)日：2013-06-20

申请号：PCT/US2012057179

申请日：2012-09-26

Applicant: INVENSAS CORP

Inventor： CRISP RICHARD DEWITT ,  ZOHNI WAEL ,  HABA BELGACEM ,  LAMBRECHT FRANK

IPC: H01L25/065 ,  G11C5/02 ,  G11C5/06 ,  H01L23/13 ,  H01L23/49 ,  H01L25/10

CPC classification number: G11C5/02 ,  G11C5/04 ,  G11C5/063 ,  H01L23/49838 ,  H01L23/50 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/24 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/0557 ,  H01L2224/13109 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/24145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/49113 ,  H01L2224/73204 ,  H01L2224/73215 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06551 ,  H01L2225/06558 ,  H01L2225/06562 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/107 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01322 ,  H01L2924/10161 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/3011 ,  H05K1/181 ,  H05K2201/09227 ,  H05K2201/10159 ,  Y02P70/611 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: A microelectronic element (101) having memory storage array function has a front face (105) facing away from a substrate (102) of a microelectronic package (100), and is electrically connected with the substrate (102) through conductive structure (112) extending above the front face (105). First and second sets (114, 124) of first terminals are exposed at a surface (110) of the substrate (102) on respective first and second sides of a theoretical axis (132), each set configured to carry address information usable to determine an addressable memory location of a memory storage array of the microelectronic element. Signal assignments of the first terminals in the first set are a mirror image of the signal assignments of the first terminals in the second set.

Abstract translation: 具有存储器阵列功能的微电子元件（101）具有面向远离微电子封装（100）的衬底（102）的前表面（105），并通过导电结构（112）与衬底（102）电连接， 在前面（105）的上方延伸。 第一和第二组（114,124）的第一端子在理论轴（132）的相应的第一和第二侧的基板（102）的表面（110）处露出，每个组被配置为携带可用于确定的地址信息 微电子元件的存储器存储阵列的可寻址存储器位置。 第一组中的第一端子的信号分配是第二组中的第一端子的信号分配的镜像。