公开(公告)号：CN112820702B

公开(公告)日：2025-01-21

申请号：CN202010550378.4

申请日：2020-06-16

Applicant: 三星电子株式会社

Inventor： 崔银景 ,  李秀昶 ,  崔允硕

IPC: H01L23/31 ,  H01L23/48 ,  H01L23/498 ,  H01L23/16 ,  H01L25/07

Abstract: 公开了一种具有加强结构的半导体封装件。所述半导体封装件包括基板、位于所述基板上的内插件以及均位于所述内插件上的第一逻辑芯片、第二逻辑芯片、存储器堆叠和加强芯片。所述第一逻辑芯片和所述第二逻辑芯片彼此相邻。每个存储器堆叠与所述第一逻辑芯片和所述第二逻辑芯片中的相应的逻辑芯片相邻。每个存储器堆叠包括多个堆叠的存储器芯片。每个加强芯片设置在相应的存储器堆叠之间，以与所述第一逻辑芯片与所述第二逻辑芯片之间的边界区域对齐且交叠。

公开(公告)号：CN117917950A

公开(公告)日：2024-04-23

申请号：CN202311329628.1

申请日：2023-10-13

Applicant: 三星电子株式会社

Inventor： 权赫宇 ,  金汶浚 ,  李准原 ,  崔允硕

IPC: H10N97/00 ,  H10B12/00 ,  H01L23/64

Abstract: 一种电容器结构包括：下电极结构，具有位于基板上的下电极和包括电极图案的电极结构，该电极图案沿与基板的上表面实质上垂直的竖直方向堆叠在下电极上；介电图案，接触下电极结构；以及上电极，接触介电图案。

公开(公告)号：CN117637691A

公开(公告)日：2024-03-01

申请号：CN202310714530.1

申请日：2023-06-15

Applicant: 三星电子株式会社

Inventor： 金载先 ,  崔允硕 ,  金永培

IPC: H01L23/538 ,  H01L23/535 ,  H01L23/48 ,  H01L23/488 ,  H01L23/544 ,  H01L21/66

Abstract: 提供了半导体封装件和具有该半导体封装件的层叠封装件。所述半导体封装件包括：重分布层；在重分布层上的半导体芯片；附着到多个下垫的多个外部连接端子；以及多条电路径，重分布层包括多条导电线、多个导电过孔以及多个下垫，多个导电过孔均连接到多条导电线中的至少一条，多个下垫均连接到多个导电过孔中的一个，其中，多条电路径中的每条包括多条导电线中的至少一条和多个导电过孔中的至少一个。多条电路径被构造为用于测试多条导电线和多个导电过孔并且连接到外部连接测试端子之中的至少四个。

公开(公告)号：CN116960073A

公开(公告)日：2023-10-27

申请号：CN202310158839.7

申请日：2023-02-15

Applicant: 三星电子株式会社

Inventor： 崔允硕 ,  沈钟辅 ,  姜熙烨 ,  赵圣恩

IPC: H01L23/31 ,  H01L23/48 ,  H01L25/00

Abstract: 公开了一种半导体封装，包括：封装衬底，具有在封装衬底的顶表面处的第一安装区域和第二安装区域；第一半导体芯片，设置在第一安装区域上；第二半导体芯片，设置在第二安装区域上；中介层衬底，设置在第二安装区域上，并覆盖第二半导体芯片；多个导电连接器，从中介层衬底的底表面延伸到封装衬底的顶表面，并与第二半导体芯片横向地间隔开；以及第三半导体芯片，在中介层衬底的顶表面上。第一半导体芯片的顶表面与封装衬底的顶表面之间的第一距离大于中介层衬底的顶表面与封装衬底的顶表面之间的第二距离。

公开(公告)号：CN114765186A

公开(公告)日：2022-07-19

申请号：CN202111482453.9

申请日：2021-12-07

Applicant: 三星电子株式会社

Inventor： 崔允硕 ,  朴柄善 ,  李怜一 ,  李在哲 ,  任智芸

IPC: H01L27/11582 ,  H01L21/768

Abstract: 提供了具有掺杂的层间绝缘层的半导体装置以及电子系统。所述半导体装置包括：下存储器堆叠体，设置在基底上并且包括下栅电极和下阶梯结构；上存储器堆叠体，包括上栅电极和上阶梯结构；下层间绝缘层，掺杂有杂质并且覆盖下阶梯结构，下层间绝缘层具有朝向下阶梯结构逐渐增大的掺杂浓度；上层间绝缘层，掺杂有杂质并且覆盖上阶梯结构和下层间绝缘层，上层间绝缘层具有朝向上阶梯结构和下层间绝缘层逐渐增大的掺杂浓度；下接触插塞和上接触插塞，分别接触下栅电极和上栅电极。

公开(公告)号：CN114079762A

公开(公告)日：2022-02-22

申请号：CN202110901068.7

申请日：2021-08-06

Applicant: 三星电子株式会社

Inventor： 郑小荣 ,  柳钟珉 ,  李正局 ,  崔允硕

IPC: H04N13/271 ,  H04N13/257 ,  H04M1/02 ,  G06F1/16

Abstract: 移动电子装置包括：第一相机，其被配置为捕获第一视场中的对象的第一图像并且包括RGB像素阵列；第二相机，其被配置为捕获不同于第一视场的第二视场中的对象的第二图像并且包括RGBW像素阵列；以及图像处理器，其被配置为根据多个模式中的被选中模式使用第一图像和第二图像中的至少一个来生成目标图像。多个模式包括与输出速度和位深度的单独的、相应的组合相关联的静止图像模式和视频模式，使得图像处理器被配置为基于被选中模式来控制第二相机的输出具有输出速度和位深度的不同组合。

公开(公告)号：CN113573064A

公开(公告)日：2021-10-29

申请号：CN202110302135.3

申请日：2021-03-22

Applicant: 三星电子株式会社

Inventor： 李元硕 ,  宋成旭 ,  崔允硕

IPC: H04N19/154 ,  H04N19/186 ,  H04N19/503

Abstract: 本公开提供了一种图像编码器、图像感测装置和图像编码器的操作方法。图像编码器被配置为对原始图像进行编码并减少压缩损失。图像编码器包括图像信号处理器和压缩器。图像信号处理器被配置为接收第一帧图像和第二帧图像，并使用第一帧图像的边界像素图像产生第二帧图像的压缩图像。图像信号处理器可以包括存储器，被配置为存储作为第一帧图像的第一参考像素数据。压缩器被配置为从存储器接收第一参考像素数据，并产生通过基于第一参考像素数据与第二帧图像之间的差值对第二帧图像进行编码而获得的比特流。图像信号处理器使用由压缩器产生的比特流产生第二帧图像的压缩图像。

公开(公告)号：CN107104070A

公开(公告)日：2017-08-29

申请号：CN201710041269.8

申请日：2017-01-20

Applicant: 三星电子株式会社

Inventor： 崔允硕 ,  金一浩 ,  金昌镐

IPC: H01L21/683 ,  B32B17/10

Abstract: 提供了一种支撑基底、一种制造半导体封装件的方法、一种半导体封装件，所述支撑基底包括：第一板；位于第一板上的第二板；以及位于第一板与第二板之间的粘结层，其中，粘结层的热膨胀系数(CTE)高于第一板的热膨胀系数并且高于第二板的热膨胀系数。

公开(公告)号：CN106531636A

公开(公告)日：2017-03-22

申请号：CN201610801613.4

申请日：2016-09-05

Applicant: 三星电子株式会社

Inventor： 李锡贤 ,  崔允硕 ,  赵泰济 ,  朴镇右

IPC: H01L21/48

CPC classification number: H01L21/31144 ,  H01L21/4853 ,  H01L21/486 ,  H01L21/561 ,  H01L21/568 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/96 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/1815 ,  H01L2224/83

Abstract: 提供了制造半导体芯片封装件和制造半导体封装件的方法。制造半导体封装件的方法包括：提供具有第一表面和与第一表面背对的第二表面的封装基底；将第一半导体芯片设置在封装基底上，所述第一半导体芯片具有面对封装基底的第二表面的第一表面、与第一半导体芯片的第一表面背对的第二表面以及从第一半导体芯片的第一表面延伸到第一半导体芯片的第二表面的侧表面；设置覆盖第一半导体芯片的侧表面并且覆盖封装基底的第二表面的模塑层；在第一半导体芯片的侧表面外部设置多个穿过模塑导电通路。穿过模塑导电通路可以在形成模塑层之前形成并且可以贯穿模塑层。穿过模塑导电通路可以延伸超过模塑层的第一表面。

公开(公告)号：CN111755433B

公开(公告)日：2024-10-18

申请号：CN201911288883.X

申请日：2019-12-12

Applicant: 三星电子株式会社

Inventor： 郑阳圭 ,  金喆禹 ,  柳孝昌 ,  崔允硕

IPC: H01L25/16 ,  H01L23/498 ,  H10B80/00

Abstract: 一种半导体封装可包括：封装基底；第一中间基底，安装在封装基底上；以及第一半导体芯片，设置在第一中间基底上。第一中间基底可包括：第一基础层；第二基础层，设置在第一基础层上；电路图案，设置在第一基础层及第二基础层中的每一者中；以及集成器件，嵌置在第一基础层中且连接到电路图案中的至少一个电路图案。第一基础层的顶表面可接触第二基础层的底表面。