公开(公告)号：CN100590884C

公开(公告)日：2010-02-17

申请号：CN200510082033.6

申请日：2005-07-05

Applicant: 三菱电机株式会社

Inventor： 大塚健一 ,  樽井阳一郎 ,  松野吉德 ,  黑田研一 ,  杉本博司

IPC: H01L29/47 ,  H01L29/872

CPC classification number: H01L29/0619 ,  H01L29/1608 ,  H01L29/872 ,  Y10S388/917

Abstract: 提供一种半导体器件，尤其是制造工序简单且可获得充分的耐压特性的JTE结构。该半导体器件包括：与在SiC衬底(1)上形成的n型漂移层(2)进行肖特基接触的正电极(3)、和在正电极(3)的外周部形成的JTE区(6)。JTE区(6)由在包含漂移层(2)的上部中的正电极(3)的边缘之下的区域上形成的第一p型区(6a)和在其外侧形成且杂质面浓度比第一p型区(6a)低的第二p型区(6b)构成。在距正电极(3)的边缘≥15μm的外侧处设置第二p型区(6b)。第一p型区(6a)的杂质面浓度为1.8×1013～4×1013cm-2、第二p型区(6b)杂质面浓度为1×1013～2.5×1013cm-2。

公开(公告)号：CN101268555A

公开(公告)日：2008-09-17

申请号：CN200680034006.4

申请日：2006-04-24

Applicant: 三菱电机株式会社

Inventor： 杉本博司 ,  松野吉德 ,  大塚健一 ,  三上登 ,  黑田研一

IPC: H01L29/161 ,  H01L29/04 ,  H01L29/861

CPC classification number: H01L29/8611 ,  H01L21/0445 ,  H01L29/045 ,  H01L29/0684 ,  H01L29/1608 ,  H01L29/6606

Abstract: 在n－型碳化硅倾斜的衬底(2)的主表面上形成通过外延生长的方法由碳化硅制成的n－型电压阻隔层(3)。在n－型电压阻隔层(3)上形成了当从上方观看时是矩形的p－型碳化硅区域(4)。在p－型碳化硅区域(4)的表面上形成了p－型接触电极(5)。在p－型碳化硅区域(4)中，易于引起雪崩击穿的且与碳化硅晶体(11－20)的平面(14a)平行的p－型碳化硅区域(4)的外围位于短边上。这样，能够提高碳化硅半导体器件的电介质强度。

公开(公告)号：CN112086509A

公开(公告)日：2020-12-15

申请号：CN202010512859.6

申请日：2020-06-08

Applicant: 三菱电机株式会社

Inventor： 松野吉德 ,  高木保志 ,  田口健介 ,  宫崎光介

IPC: H01L29/417 ,  H01L29/47 ,  H01L29/872 ,  H01L21/28 ,  H01L21/329

Abstract: 本发明涉及半导体装置及半导体装置的制造方法。目的在于提供能够提高半导体装置的可靠性的技术。半导体装置具有：绝缘层，其配置于终端区域侧的第1杂质层及第2杂质层之上；金属化层，其配置于从绝缘层露出的第1杂质层及第2杂质层之上、以及绝缘层之上；以及电极，其配置于金属化层之上。在俯视观察时，金属化层的终端区域侧的第1端部的位置与电极的终端区域侧的第2端部的位置相同。

公开(公告)号：CN111725296A

公开(公告)日：2020-09-29

申请号：CN202010186755.0

申请日：2020-03-17

Applicant: 三菱电机株式会社

Inventor： 松野吉德 ,  谷冈寿一 ,  折附泰典 ,  滨野健一 ,  花野尚慎

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78

Abstract: 目的是提供能够增大有效面积相对于芯片面积的比例，并且抑制层间绝缘膜的劣化的半导体装置。具有：层间绝缘膜，其设置于衬底之上；栅极焊盘，其设置于该层间绝缘膜之上；源极电极，其在俯视观察时与栅极焊盘的一部分相对；线状的源极配线，其在俯视观察时与该栅极焊盘的一部分相对而不与该源极电极相对，源极配线与该源极电极连接；以及栅极配线，其设置于该层间绝缘膜之上，与该栅极焊盘电连接，该衬底具有：第1导电型的漂移层；以及高杂质浓度区域，其设置于该栅极配线和该栅极焊盘的正下方，该高杂质浓度区域的第1导电型杂质的浓度比该漂移层的第1导电型杂质的浓度大，在俯视观察时，该源极配线和该栅极配线提供将该源极电极包围的1个框。

公开(公告)号：CN103311317B

公开(公告)日：2017-12-19

申请号：CN201210582270.9

申请日：2012-12-28

Applicant: 三菱电机株式会社

Inventor： 松野吉德

IPC: H01L29/872 ,  H01L21/329

CPC classification number: H01L29/1608 ,  H01L21/045 ,  H01L21/78 ,  H01L23/293 ,  H01L23/3185 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L29/6606 ,  H01L29/872 ,  H01L2224/02166 ,  H01L2224/0345 ,  H01L2224/0381 ,  H01L2224/0382 ,  H01L2224/04042 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/0518 ,  H01L2224/05184 ,  H01L2224/05564 ,  H01L2224/05567 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/06181 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/10272 ,  H01L2924/12032 ,  H01L2924/12042 ,  H01L2924/13052 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2224/03 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明提供一种碳化硅半导体装置及碳化硅半导体装置的制造方法，以在分割成多个芯片的碳化硅半导体衬底中，分割后能够抑制放电产生。本发明，包括：n＋型衬底（1）；n＋型衬底1上形成的杂质浓度比n＋型衬底（1）低的漂移外延层（2）；漂移外延层（2）上形成的肖特基电极（6）；以及至少覆盖肖特基电极（6）的端部、和漂移外延层（2）的端部及侧面而形成的作为绝缘膜的PI（8）。

公开(公告)号：CN103311317A

公开(公告)日：2013-09-18

申请号：CN201210582270.9

申请日：2012-12-28

Applicant: 三菱电机株式会社

Inventor： 松野吉德

IPC: H01L29/872 ,  H01L21/329

CPC classification number: H01L29/1608 ,  H01L21/045 ,  H01L21/78 ,  H01L23/293 ,  H01L23/3185 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L29/6606 ,  H01L29/872 ,  H01L2224/02166 ,  H01L2224/0345 ,  H01L2224/0381 ,  H01L2224/0382 ,  H01L2224/04042 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/0518 ,  H01L2224/05184 ,  H01L2224/05564 ,  H01L2224/05567 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/06181 ,  H01L2224/94 ,  H01L2924/00014 ,  H01L2924/10272 ,  H01L2924/12032 ,  H01L2924/12042 ,  H01L2924/13052 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2224/03 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明提供一种碳化硅半导体装置及碳化硅半导体装置的制造方法，以在分割成多个芯片的碳化硅半导体衬底中，分割后能够抑制放电产生。本发明包括：n＋型衬底（1）；n＋型衬底1上形成的杂质浓度比n＋型衬底（1）低的漂移外延层（2）；漂移外延层（2）上形成的肖特基电极（6）；以及至少覆盖肖特基电极（6）的端部、和漂移外延层（2）的端部及侧面而形成的作为绝缘膜的PI（8）。

公开(公告)号：CN101978502B

公开(公告)日：2012-11-14

申请号：CN200980109708.8

申请日：2009-03-12

Applicant: 三菱电机株式会社

Inventor： 渡边宽 ,  油谷直毅 ,  大塚健一 ,  黑田研一 ,  今泉昌之 ,  松野吉德

IPC: H01L29/47 ,  H01L29/06 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L21/0495 ,  H01L24/05 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/6606 ,  H01L2924/12032 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 在设置了JTE层的终端结构中，在半导体层与绝缘膜的界面存在的能级以及缺陷、或者绝缘膜中或从外部通过绝缘膜而浸入至半导体界面的微量的外来杂质成为泄漏电流的产生源以及屈服点，使耐压劣化。本发明的半导体器件具备：在n+型半导体基板(1)上成膜的n-型半导体层(2)；在n-型半导体层上形成的作为肖特基电极而发挥功能的第一电极(3)；在第一电极的端部(3E)及其周边的n-型半导体层表面形成的第一p型半导体层的GR层(4)；在n-型半导体层的表面(2S)与GR层离开间隔地在GR层的周围环状地配置的槽(9)的底部(9B)以及侧面(9S)形成的由第二p型半导体层构成的JTE层(5)；以覆盖GR层和JTE层的方式设置的绝缘膜(7)；以及在n+型半导体基板的背面形成的作为欧姆电极的第二电极(6)。

公开(公告)号：CN101978502A

公开(公告)日：2011-02-16

申请号：CN200980109708.8

申请日：2009-03-12

Applicant: 三菱电机株式会社

Inventor： 渡边宽 ,  油谷直毅 ,  大塚健一 ,  黑田研一 ,  今泉昌之 ,  松野吉德

IPC: H01L29/47 ,  H01L29/06 ,  H01L29/78 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L21/0495 ,  H01L24/05 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/6606 ,  H01L2924/12032 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 在设置了JTE层的终端结构中，在半导体层与绝缘膜的界面存在的能级以及缺陷、或者绝缘膜中或从外部通过绝缘膜而浸入至半导体界面的微量的外来杂质成为泄漏电流的产生源以及屈服点，使耐压劣化。本发明的半导体器件具备：在n+型半导体基板(1)上成膜的n-型半导体层(2)；在n-型半导体层上形成的作为肖特基电极而发挥功能的第一电极(3)；在第一电极的端部(3E)及其周边的n-型半导体层表面形成的第一p型半导体层的GR层(4)；在n-型半导体层的表面(2S)与GR层离开间隔地在GR层的周围环状地配置的槽(9)的底部(9B)以及侧面(9S)形成的由第二p型半导体层构成的JTE层(5)；以覆盖GR层和JTE层的方式设置的绝缘膜(7)；以及在n+型半导体基板的背面形成的作为欧姆电极的第二电极(6)。