公开(公告)号：CN102456740B

公开(公告)日：2014-05-07

申请号：CN201110317907.7

申请日：2011-10-18

申请人： 台湾积体电路制造股份有限公司

发明人： 郑振辉 ,  冯家馨 ,  黄立平 ,  吕伟元

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L21/8238 ,  H01L21/336

CPC分类号： H01L29/7848 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/324 ,  H01L21/823412 ,  H01L21/823425 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/165 ,  H01L29/42368 ,  H01L29/495 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/66628 ,  H01L29/66636

摘要： 在P型场效应晶体管中，在基板的顶面的上方形成成对隔离件。沟道凹进腔包括在成对隔离件之间的基板顶面上中的凹部。栅叠层具有位于沟道凹进腔中的底部和在沟道凹进腔的外部延伸的顶部。源极/漏极(S/D)凹进腔具有在基板顶面以下的底表面和侧壁。(S/D)凹进腔具有在栅叠层以下延伸的部分。应力材料填充S/D凹进腔。

公开(公告)号：CN109786446B

公开(公告)日：2022-11-25

申请号：CN201811061853.0

申请日：2018-09-12

申请人： 台湾积体电路制造股份有限公司

发明人： 游佳达 ,  王圣祯 ,  吕伟元 ,  郭建亿 ,  舒丽丽 ,  杨丰诚 ,  陈燕铭 ,  杨世海

IPC分类号： H01L29/41 ,  H01L21/336 ,  H01L29/78

摘要： 本发明的一些实施例提供半导体装置及其形成方法。上述半导体装置包含由基底延伸的鳍片及设置于鳍片上的栅极结构。栅极结构包含位于鳍片上的栅极介电层、位于栅极介电层上的栅极电极、及沿着栅极电极的侧壁而形成的侧壁间隙物。上述半导体装置还包含形成于鳍片内且与栅极结构相邻的U型凹陷部。上述半导体装置进一步包含第一源/漏极层，其共形地形成在U型凹陷部的表面上。至少一部分的第一源/漏极层在相邻的栅极结构下方延伸。此外，上述半导体装置包含形成在第一源/漏极层上的第二源/漏极层。第一源/漏极层及第二源/漏极层的至少一者包括As。

公开(公告)号：CN115117153A

公开(公告)日：2022-09-27

申请号：CN202210163372.0

申请日：2022-02-18

申请人： 台湾积体电路制造股份有限公司

发明人： 林衍廷 ,  赖韦仁 ,  郭建亿 ,  吕伟元 ,  林家彬 ,  杨育佳

IPC分类号： H01L29/08 ,  H01L29/06 ,  H01L29/417 ,  H01L29/78 ,  H01L21/336

摘要： 本公开涉及晶体管源极/漏极区域及其形成方法。在实施例中，一种器件，包括：纳米结构；以及源极/漏极区域，邻接纳米结构的沟道区域，该源极/漏极区域包括：第一外延层，在纳米结构的侧壁上，该第一外延层包括无锗半导体材料和p型掺杂剂；第二外延层，在第一外延层上，该第二外延层包括含锗半导体材料和p型掺杂剂；以及第三外延层，在第二外延层上，该第三外延层包括含锗半导体材料和p型掺杂剂。

公开(公告)号：CN108269737A

公开(公告)日：2018-07-10

申请号：CN201711054927.3

申请日：2017-11-01

申请人： 台湾积体电路制造股份有限公司

发明人： 吕伟元 ,  杨世海

IPC分类号： H01L21/04 ,  H01L21/311 ,  H01L21/3213 ,  H01L29/06

摘要： 在制造半导体器件的方法中，在下面的结构上方形成层间介电(ILD)层。下面的结构包括设置在鳍结构的沟道区域上方的栅极结构以及设置在鳍结构的源极/漏极区域处的第一源极/漏极外延层。通过蚀刻ILD层的一部分以及第一源极/漏极外延层的上部在第一源极/漏极外延层上方形成第一开口。在蚀刻的第一源极/漏极外延层上方形成第二源极/漏极外延层。在第二源极/漏极外延层上方形成导电材料。本发明实施例涉及半导体器件及其制造方法。

公开(公告)号：CN104241366B

公开(公告)日：2017-06-13

申请号：CN201410219414.3

申请日：2014-05-22

申请人： 台湾积体电路制造股份有限公司

发明人： 蔡俊雄 ,  吕伟元 ,  詹前泰 ,  李威养 ,  林大文

IPC分类号： H01L29/78 ,  H01L29/08 ,  H01L21/336

摘要： 本发明提供了在finFET器件的源极区和漏极区内形成位错的机制的实施例。该机制包括使鳍凹进以及去除隔离结构中的邻近鳍的介电材料以增大用于形成位错的外延区域。该机制还包括在凹进的源极区和漏极区内进行外延生长之前或之后，执行预非晶化注入(PAI)工艺。PAI工艺之后的退火工艺能够在源极区和漏极区内生长一致的位错。可一致地形成源极区和漏极区(或应力源区域)内的位错以在源极区和漏极区内产生目标应变，从而提高NMOS器件的载流子迁移率和器件性能。

公开(公告)号：CN105280701A

公开(公告)日：2016-01-27

申请号：CN201410770301.2

申请日：2014-12-15

申请人： 台湾积体电路制造股份有限公司

发明人： 蔡俊雄 ,  吕伟元

IPC分类号： H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC分类号： H01L21/823892 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02636 ,  H01L21/311 ,  H01L21/823431 ,  H01L21/823481 ,  H01L21/823493 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823878 ,  H01L27/0924 ,  H01L27/0928 ,  H01L29/1037 ,  H01L29/66545 ,  H01L29/7834 ,  H01L29/785

摘要： 本发明提供了用于制造具有基本未掺杂的沟道区的半导体器件的方法，该方法包括提供衬底，该衬底具有从衬底处延伸的鳍。在鳍上形成原位掺杂层。例如，原位掺杂层可以包括通过外延生长工艺形成的原位掺杂阱区。在一些实例中，原位掺杂阱区包括N阱区和P阱区。在鳍上形成原位掺杂层之后，在原位掺杂层上形成未掺杂层，并且在未掺杂层上方形成栅叠件。未掺杂层可以包括通过外延生长工艺而形成的未掺杂沟道区。在各个实例中，形成邻近于未掺杂沟道区并且位于未掺杂沟道区的两侧上的源极区和漏极区。本发明还提供了利用该方法制造的半导体器件。

公开(公告)号：CN105023840A

公开(公告)日：2015-11-04

申请号：CN201510307239.8

申请日：2010-08-10

申请人： 台湾积体电路制造股份有限公司

发明人： 郑振辉 ,  冯家馨 ,  蔡瀚霆 ,  蔡明桓 ,  范玮寒 ,  宋学昌 ,  王海艇 ,  吕伟元 ,  罗先庆 ,  陈冠仲

IPC分类号： H01L21/306 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L29/66636 ,  H01L21/28518 ,  H01L21/30608 ,  H01L21/3065 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/66628 ,  H01L29/7834 ,  H01L29/7848

摘要： 本发明提供一种具有应力沟道(strained channel)的半导体装置以及制造该装置的方法。此半导体装置具有形成在沟道凹陷上的栅极。以应力引发材料(stress-inducing material)填入形成于栅极两侧的第一凹陷及第二凹陷，该应力引发材料扩展进入源极/漏极延伸(source/drain extension)与栅极边缘重叠的区域。在一实施例中，沟道凹陷及/或第一与第二凹陷的侧壁可为沿着{111}刻面。本发明相较于其他已知系统可在沟道区显示较高且较均匀的应力。

公开(公告)号：CN102456740A

公开(公告)日：2012-05-16

申请号：CN201110317907.7

申请日：2011-10-18

申请人： 台湾积体电路制造股份有限公司

发明人： 郑振辉 ,  冯家馨 ,  黄立平 ,  吕伟元

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L21/8238 ,  H01L21/336

CPC分类号： H01L29/7848 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/324 ,  H01L21/823412 ,  H01L21/823425 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/165 ,  H01L29/42368 ,  H01L29/495 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/66628 ,  H01L29/66636

摘要： 在p型场效应晶体管中，在基板的顶面的上方形成成对隔离件。沟道凹进腔包括在成对隔离件之间的基板顶面上中的凹部。栅叠层具有位于沟道凹进腔中的底部和在沟道凹进腔的外部延伸的顶部。源极/漏极(S/D)凹进腔具有在基板顶面以下的底表面和侧壁。(S/D)凹进腔具有在栅叠层以下延伸的部分。应力材料填充S/D凹进腔。

公开(公告)号：CN110875190B

公开(公告)日：2023-09-19

申请号：CN201910816465.7

申请日：2019-08-30

申请人： 台湾积体电路制造股份有限公司

发明人： 吴以雯 ,  李振铭 ,  杨复凯 ,  王美匀 ,  林俊安 ,  吕伟元 ,  王冠人 ,  王鹏

IPC分类号： H01L21/336 ,  H01L29/78

摘要： 半导体制造的方法包括提供半导体结构，该半导体结构具有衬底以及位于衬底之上的第一、第二、第三和第四鳍。该方法还包括在第一和第二鳍上形成n型外延源极/漏极(S/D)部件，在第三和第四鳍上形成p型外延S/D部件，以及对半导体结构实施选择性蚀刻工艺以去除n型外延S/D部件和p型外延S/D部件的上部，使得从n型外延S/D部件比从p型外延S/D部件去除更多。本发明的实施例还涉及半导体器件。

公开(公告)号：CN113284848A

公开(公告)日：2021-08-20

申请号：CN202110185494.5

申请日：2021-02-10

申请人： 台湾积体电路制造股份有限公司

发明人： 朱峯庆 ,  温宗錡 ,  吕伟元 ,  杨丰诚 ,  陈燕铭

IPC分类号： H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

摘要： 提供了用于制造半导体器件的方法，该半导体器件包含在两个相邻鳍结构之间延伸的合并源极/漏极部件。在该合并源极/漏极部件下形成气隙。形成外延部件包括：生长具有位于第一鳍结构的上方的第一部分和位于第二鳍结构的上方的第二部分的第一外延部件，在第一鳍部件的第一部分和第二部分的上方生长第二外延部件，以及第二外延部件的上方生长第三外延部件。该第二外延部件包括第一鳍结构与第二鳍结构之间的合并部分。本申请的实施例还涉及半导体器件。