公开(公告)号：CN111415872A

公开(公告)日：2020-07-14

申请号：CN201910537740.1

申请日：2019-06-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪文兴 ,  胡宪斌 ,  林宗澍 ,  陈琮瑜 ,  魏文信 ,  劳祯祥

IPC: H01L21/56 ,  H01L21/67 ,  H01L23/367 ,  H01L25/16

Abstract: 一种封装式半导体器件及一种用于形成封装式半导体器件的方法及装置。在一实施例中，一种方法包括：将器件管芯接合到衬底的第一表面；在所述衬底的所述第一表面上沉积粘合剂；在所述器件管芯的与所述衬底相对的表面上沉积热界面材料；在所述器件管芯及所述衬底之上放置盖，所述盖接触所述粘合剂及所述热界面材料；对所述盖及所述衬底施加钳紧力；以及在施加所述钳紧力时，将所述粘合剂及所述热界面材料固化。

公开(公告)号：CN110620095A

公开(公告)日：2019-12-27

申请号：CN201910332638.8

申请日：2019-04-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 顾诗章 ,  林宗澍 ,  陈琮瑜 ,  洪文兴 ,  李虹錤

IPC: H01L23/427 ,  G06F1/20

Abstract: 一种半导体装置及其制造方法，半导体装置包括蒸气室盖体，蒸气室盖体用于使用高性能处理器(例如，图形处理单元)的高功率应用，例如衬底上晶片上芯片应用。蒸气室盖体提供热解决方案，从而增强具有多个芯片的封装的热性能。蒸气室盖体会改善高性能芯片中(例如三维集成电路封装级)的散热。

公开(公告)号：CN104037136A

公开(公告)日：2014-09-10

申请号：CN201310236871.9

申请日：2013-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  侯上勇 ,  谢政杰 ,  林宗澍

IPC: H01L23/31 ,  H01L23/488 ,  H01L21/50 ,  H01L21/603

CPC classification number: H01L23/585 ,  H01L21/50 ,  H01L23/291 ,  H01L23/3142 ,  H01L23/4924 ,  H01L23/562 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体器件，包括衬底、安装在衬底上的管芯、接合至管芯的加强板和将加强板连接至管芯的粘合层。本发明还公开了一种加强结构以及用于控制安装在衬底上的芯片翘曲的方法。

公开(公告)号：CN103378041A

公开(公告)日：2013-10-30

申请号：CN201310090561.0

申请日：2013-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黃昶嘉 ,  林宗澍 ,  普翰屏 ,  林彦良 ,  邱圣翔

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L24/16 ,  H01L23/49816 ,  H01L2224/13082 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/16237 ,  H01L2224/16238 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81024 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2224/83102 ,  H01L2924/15311 ,  H01L2224/16225 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/0665

Abstract: 公开了在用于形成半导体封装件的BOT结构中所用的焊接掩模沟槽的方法和装置。在迹线上以及在基板上形成焊接掩模层。形成焊接掩模层的开口，该开口称作焊接掩模沟槽，从而暴露出基板上的迹线。焊接掩模沟槽的宽度约为焊料凸块的直径尺寸。焊料凸块直接接合在暴露的迹线上以通过互连件将芯片连接到迹线。通过形成焊接掩模沟槽，在焊接掩模沟槽中暴露出来的迹线具有更好的抓取力，这减少了半导体封装件的迹线剥离故障。在封装件中可以形成多个焊接掩模沟槽环。本发明公开了迹线上凸块芯片封装的方法和装置。

公开(公告)号：CN102064119B

公开(公告)日：2012-10-10

申请号：CN201010113168.5

申请日：2010-02-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 普翰屏 ,  林宗澍 ,  陈承先

IPC: H01L21/60 ,  H01L25/00

CPC classification number: H01L24/81 ,  H01L21/563 ,  H01L24/16 ,  H01L2224/73203 ,  H01L2224/81211 ,  H01L2224/81801 ,  H01L2924/01006 ,  H01L2924/01019 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/351 ,  H01L2924/00

Abstract: 本发明提供一种半导体元件的形成方法，包括提供芯片及基板。在接合芯片及基板后，施加封装材料至基板与芯片之间。在上述接合及封装的步骤之间，维持基板及芯片的温度下限高于约两倍室温。半导体元件及基板不会因热膨胀系数差异导致收缩，可减少两者之间的应力。

公开(公告)号：CN102593072A

公开(公告)日：2012-07-18

申请号：CN201110249261.3

申请日：2011-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林文益 ,  林柏尧 ,  林宗澍 ,  张国钦 ,  王守怡

IPC: H01L23/02

CPC classification number: H01L23/16 ,  H01L23/055 ,  H01L23/562 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2924/15311 ,  H01L2924/3511 ,  H01L2924/00

Abstract: 在封装结构中，加强环位于第一封装部件的上方且与其顶面接合。第二封装部件位于第一封装部件的上方且与其顶面接合，且第二封装部件被加强环所围绕。金属盖位于加强环的上方且与其接合。金属盖具有贯通开口。本发明公开了一种倒装封装中用于提高可靠性的盖式设计。

公开(公告)号：CN113178432B

公开(公告)日：2025-03-14

申请号：CN202010904589.3

申请日：2020-09-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宗澍 ,  陈琮瑜 ,  洪文兴

IPC: H10B80/00 ,  H01L23/04 ,  H01L23/10 ,  H01L23/31 ,  H01L23/367

Abstract: 本公开提供一种封装结构，其包括：配线衬底；中介层，设置在配线衬底上且电连接到配线衬底；半导体管芯，设置在中介层上且电连接到中介层；第一绝缘包封体，设置在中介层上；第二绝缘包封体，设置在配线衬底上；以及盖。半导体管芯在侧向被第一绝缘包封体包封。半导体管芯及第一绝缘包封体在侧向被第二绝缘包封体包封。第一绝缘包封体的顶表面与第二绝缘包封体的顶表面及半导体管芯的表面实质上齐平。盖设置在半导体管芯、第一绝缘包封体及第二绝缘包封体上。

公开(公告)号：CN113178432A

公开(公告)日：2021-07-27

申请号：CN202010904589.3

申请日：2020-09-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宗澍 ,  陈琮瑜 ,  洪文兴

IPC: H01L25/065 ,  H01L23/04 ,  H01L23/10 ,  H01L23/31 ,  H01L23/367

Abstract: 本公开提供一种封装结构，其包括：配线衬底；中介层，设置在配线衬底上且电连接到配线衬底；半导体管芯，设置在中介层上且电连接到中介层；第一绝缘包封体，设置在中介层上；第二绝缘包封体，设置在配线衬底上；以及盖。半导体管芯在侧向被第一绝缘包封体包封。半导体管芯及第一绝缘包封体在侧向被第二绝缘包封体包封。第一绝缘包封体的顶表面与第二绝缘包封体的顶表面及半导体管芯的表面实质上齐平。盖设置在半导体管芯、第一绝缘包封体及第二绝缘包封体上。

公开(公告)号：CN111276453A

公开(公告)日：2020-06-12

申请号：CN201910671415.4

申请日：2019-07-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱元升 ,  林宗澍 ,  郑志楷

IPC: H01L23/32 ,  H01L23/48 ,  H01L21/52

Abstract: 在实施例中，一种装置包括：集成电路管芯；重布线结构，位于集成电路管芯的前侧表面之上；插座，位于重布线结构之上；机械支架，位于插座之上，所述机械支架具有暴露出插座的开口，插座的边缘区与开口处的机械支架的边缘区交叠；第一支座螺钉，设置在机械支架的边缘区中，所述第一支座螺钉实体地接触插座，所述第一支座螺钉在插座与机械支架之间延伸第一距离；以及螺栓，延伸穿过机械支架及重布线结构。

公开(公告)号：CN106952831B

公开(公告)日：2020-01-03

申请号：CN201611135570.7

申请日：2016-12-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  苏安治 ,  陈威宇 ,  陈英儒 ,  林宗澍 ,  张进传 ,  陈宪伟 ,  吴伟诚 ,  叶德强 ,  黄立贤 ,  吴集锡

IPC: H01L21/56 ,  H01L23/31 ,  H01L25/065

Abstract: 本发明实施例提供一种使用热与机械强化层的装置及其制造方法。本发明实施例提供的方法包含将第一层级装置裸片附接到虚设裸片，将所述第一层级装置裸片囊封于第一囊封材料中，在所述第一层级装置裸片上方形成贯穿通路并且将其电耦合到所述第一层级装置裸片，将第二层级装置裸片附接于所述第一层级装置裸片上方，以及将所述贯穿通路与所述第二层级装置裸片于囊封第二囊封材料中。重布线形成于所述贯穿通路与所述第二层级装置裸片上方并且电耦合到所述贯穿通路与所述第二层级装置裸片。所述虚设裸片、所述第一层级装置裸片、所述第一囊封材料、所述第二层级装置裸片、以及所述第二囊封材料形成复合晶片的部分。