公开(公告)号：CN105633129A

公开(公告)日：2016-06-01

申请号：CN201610142598.7

申请日：2016-03-14

申请人： 江苏捷捷微电子股份有限公司

发明人： 沈怡东 ,  王成森 ,  周榕榕

IPC分类号： H01L29/06 ,  H01L29/747 ,  H01L21/328

摘要： 本发明公开了一种带有七层对通隔离结构的可控硅芯片及其制备方法，包括阳极区P1、N-型长基区、短基区P2、N-+型阴极区和正面的氧化膜、正面的门极金属电极、正面的阴极金属电极、背面的阳极金属电极、环形钝化沟槽及七层对通隔离结构的隔离环，七层对通隔离结构的隔离环是由从上到下的硼杂质区、硼铝混合杂质区、铝杂质区、铝-铝交叠杂质区、铝杂质区、硼铝混合杂质区、硼杂质区构成，七层对通隔离结构的隔离环沿垂直方向设于正面的氧化膜与背面的阳极金属电极之间并且环绕于阳极区P1、N-型长基区、短基区P2 四周，本发明扩散时间短、生产能耗低、效率高，硅片完整率高，隔离区表面的横向扩散少，隔离区宽度小，节约硅片面积。

公开(公告)号：CN103956323A

公开(公告)日：2014-07-30

申请号：CN201310446588.9

申请日：2013-09-26

申请人： 国际商业机器公司

发明人： J.W.阿基森 ,  K.K.钱 ,  D.L.哈拉米 ,  刘奇志 ,  J.J.佩卡里克

IPC分类号： H01L21/328 ,  H01L29/737

摘要： 本发明公开了半导体器件及其形成方法、非瞬时计算机可读存储介质。本发明具体公开了形成异质结双极晶体管地方法，该方法包括提供包括至少本征基极区域和发射极基座区域的结构。在本征基极区域上形成堆叠。堆叠包括多晶硅层和顶部牺牲氧化物层。在结构中形成沟槽。沟槽限定本征基极区域和堆叠的范围。在堆叠周围的两个区域形成非本征基极。通过选择性外延生长工艺形成非本征基极，以在沟槽之上产生桥。桥连接所述两个区域。在堆叠中提供开口。开口暴露本征基极区域的一部分。在开口中形成发射极。

公开(公告)号：CN103534793A

公开(公告)日：2014-01-22

申请号：CN201280019479.2

申请日：2012-03-28

申请人： 美光科技公司

发明人： D·V·尼马尔·拉马斯瓦米 ,  古尔特杰·S·桑胡

IPC分类号： H01L21/328 ,  H01L29/72

CPC分类号： H01L29/872 ,  G11C11/5678 ,  G11C13/0004 ,  G11C2213/71 ,  H01L27/1021 ,  H01L27/224 ,  H01L27/2409 ,  H01L27/285 ,  H01L29/885 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/141 ,  H01L45/146 ,  H01L45/147 ,  H01L45/16

摘要： 本发明提供用于一种选择装置的方法、装置及系统，所述选择装置可包含形成于第一电极上的至少一个半导电材料的半导电堆叠，其中所述半导电堆叠可具有约700埃()或更小的厚度。所述至少一个半导电材料的每一者可具有约4电子伏特(eV)或更小的相关联带隙且第二电极可形成于所述半导电堆叠上。

公开(公告)号：CN102176416B

公开(公告)日：2013-09-25

申请号：CN201110102116.2

申请日：2009-04-28

申请人： 英飞凌科技奥地利有限公司

发明人： H·舒尔泽 ,  M·普法芬莱纳 ,  H·-P·费尔斯尔 ,  T·古特 ,  F·-J·尼德诺斯泰德 ,  F·昂巴克

IPC分类号： H01L21/328 ,  H01L21/268

CPC分类号： H01L29/7395 ,  H01L21/26513 ,  H01L21/268 ,  H01L29/0611 ,  H01L29/0615 ,  H01L29/08 ,  H01L29/66083 ,  H01L29/861

摘要： 本发明涉及一种半导体器件，包括：包括第一表面（11）和第二表面（12）的半导体衬底（1），该第二表面与该第一表面相对布置；该第一表面（11）上的至少金属化层（13）；接近于该第二表面（12）的至少p掺杂区（5，25）；接近于该第二表面（12）的至少n掺杂区（6，26），其中所述p掺杂区和n掺杂区（5，25，6，26）包括位于相对于该第二表面（12）的不同深度的相应峰值掺杂浓度；和在所述p掺杂区和n掺杂区之间形成的pn结（J4）；其中所述p掺杂区（5，25）当投影到该第二表面上时是以下两者之一：连通区，其包括完全被该p掺杂区包围的具有n导电类型的部分（7，27）；和单连通区，其与该半导体衬底的横向边缘至少部分隔开。

公开(公告)号：CN100466202C

公开(公告)日：2009-03-04

申请号：CN200510075237.7

申请日：2005-06-07

申请人： LG电子有限公司

发明人： 金根扈 ,  李承烨

IPC分类号： H01L21/328 ,  H01L29/866

CPC分类号： H01L29/66106 ,  H01L21/2251 ,  H01L29/866

摘要： 本发明提供一种齐纳二极管及其制造方法。根据本发明，可通过不采用扩散掩模进行扩散处理制造电压调节器装置。而且，可不用任何光刻处理或采用最少的处理步骤制造具有双向阈电压特性的PNP(或NPN)齐纳二极管或PN齐纳二极管。因此，可减少处理步骤并提高产率。

公开(公告)号：CN101257039A

公开(公告)日：2008-09-03

申请号：CN200810082261.7

申请日：2008-02-29

申请人： 国际商业机器公司

发明人： 斯蒂芬·H.·沃尔德曼 ,  罗伯特·M.·拉塞尔 ,  布拉德利·A.·奥纳 ,  戴维·C.·谢里丹

IPC分类号： H01L29/00 ,  H01L21/328

CPC分类号： H01L21/763 ,  H01L29/0821 ,  H01L29/66272 ,  H01L29/732

摘要： 本发明公开了一种半导体结构及其制造方法。通过向初始半导体衬底的区域进行掺杂剂的离子注入，然后外延生长半导体材料，形成位于超出常规离子注入范围的深度处的远次集电极或埋置掺杂半导体层。通过从沉积在与远次集电极邻接的至少一个深沟槽中的掺杂材料层向外扩散掺杂剂来形成到达该远次集电极的穿通区域。可以围绕所述至少一个深沟槽或仅在所述至少一个深沟槽的一侧形成所述穿通区域。如果所述至少一个沟槽的内部与所述穿通区域电连接，则可以在所述至少一个沟槽内的掺杂填充材料上形成金属接触件。如果所述至少一个沟槽的内部不与所述穿通区域电连接，则在接触所述穿通区域的辅助穿通区域上形成金属接触件。

公开(公告)号：CN100367477C

公开(公告)日：2008-02-06

申请号：CN200410018261.2

申请日：2004-05-12

申请人： 上海先进半导体制造有限公司

发明人： 詹佳文 ,  陈惠明

IPC分类号： H01L21/328 ,  H01L21/8222

摘要： 本发明公开了一种双层布线双极型器件制造工艺，其中进行基区推进时温度为950℃～1000℃，基区推进的时间为100分钟；进行发射区推进时温度为950℃～1000℃，发射区推进的时间为30～60分钟；采用大剂量注入的砷(As)离子作为发射区，注入的剂量不低于1E15，注入离子的能量为20～80KeV。本发明的制造工艺能制造的器件的最小开孔尺寸为1.5×1.5μm，这样大大缩小了芯片尺寸。且其基区结深为0.7μm，发射区结深为0.4μm，这样可制成的高频器件，用于高频场合。

公开(公告)号：CN1278398C

公开(公告)日：2006-10-04

申请号：CN200410001622.2

申请日：1999-04-28

申请人： 新日本无线株式会社

发明人： 中川敦 ,  渡边健一

IPC分类号： H01L21/328 ,  H01L29/861 ,  H01P7/00

CPC分类号： H01L47/026 ,  H01L2224/48091 ,  H01L2224/73257 ,  H03B7/14 ,  H03B9/14 ,  H03B9/147 ,  H01L2924/00014

摘要： 在半导体基板上依次层叠有第1半导体层、活化层和第2半导体层的耿氏二极管，具有设于第2半导体层上的对活化层施加电压用的第1、第2电极、从该第1电极周围向着第2半导体层和活化层切入并将与第1电极连接的第2半导体层和活化层作为起耿氏二极管作用的区域划分出来的凹部。因为起耿氏二极管作用的区域划定是通过将形成于该区域上部的电极层作为掩模的自配合的干法刻蚀进行的，故能减少其特性差异。并公开了其制造方法和安装结构及NRD波导耿氏振荡器。

公开(公告)号：CN1209794C

公开(公告)日：2005-07-06

申请号：CN02107330.9

申请日：2002-03-14

申请人： 台达电子工业股份有限公司 ,  美商匹勒密斯公司

发明人： 曾军 ,  周明江 ,  吴宗宪

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L21/328 ,  H01L29/78 ,  H01L29/739

摘要： 本发明为一种功率半导体装置的闸极垫保护结构及其制造方法，该方法是对一功率半导体装置进行加工，包括以下步骤：(a)形成一闸极垫氧化层于一基板上；(b)形成一多晶硅层于该闸极垫氧化层上；(c)于该多晶硅层上形成一窗式多晶硅与一窗式多晶硅阵列；(d)进行一离子布置程序以于该基板对应于该窗式多晶硅的区域形成一场布置区域与对应于该窗式多晶硅阵列的区域形成一场布置区域单元阵列；(e)形成一介电层于该多晶硅层上，并移除在多晶硅层上所形成的部分该介电层；以及(f)形成一金属层于该介电层上并移除在该介电层上所形成的部分该金属层，借以形成该闸极垫保护结构。

公开(公告)号：CN1549314A

公开(公告)日：2004-11-24

申请号：CN03136105.6

申请日：2003-05-14

申请人： 中国科学院物理研究所

发明人： 李秋红 ,  王太宏

IPC分类号： H01L21/328 ,  H01L21/334

摘要： 本发明公开了一种高性能纳米晶体管的制备方法，包括步骤：在导电基片上氧化、生长或沉积绝缘层，制备出所需衬底；在衬底上制备源漏极的金属电极；将纳米材料置于两电极之间且两端分别与两电极相连，形成良好的欧姆接触；将上述器件置于真空室中，并在纳米材料两端通电流，停止通电流后，对器件进行引线、封装，这就完成了高性能纳米晶体管的制备。这种方法所制备的晶体管具有如下优点：接触电阻小、性能稳定、噪声低、跨导大、增益大、漏电流小，可承受大的电流，寿命长、时间响应快，适合于高频电路的集成。