公开(公告)号：CN102610639B

公开(公告)日：2016-05-04

申请号：CN201110380365.8

申请日：2011-11-25

Applicant: 三菱电机株式会社

Inventor： 末川英介 ,  折附泰典 ,  樽井阳一郎

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7811 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/456 ,  H01L29/4941 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7804 ,  H01L29/7815 ,  H01L29/861

Abstract: 本发明提供一种半导体装置，能够抑制阈值电压随时间变化而下降，并且能够防止铝布线引起的绝缘膜的腐蚀或铝尖峰引起的栅极源极间的短路。半导体装置的MOSFET单元具有多晶硅的栅极电极(6)以及在n-漂移层(2)的上部形成的n+源极区域(4)。栅极电极(6)上被层间绝缘膜(7)覆盖，Al的源极电极(101)在层间绝缘膜(7)上延伸。此外，在栅极电极(6)上连接有Al的栅极焊盘(102)。在源极电极(101)和层间绝缘膜(7)之间以及栅极焊盘(102)和栅极电极(6)之间分别配设有抑制Al的扩散的阻挡金属层(99)。

公开(公告)号：CN105023941A

公开(公告)日：2015-11-04

申请号：CN201510217654.4

申请日：2015-04-30

Applicant: 三菱电机株式会社

Inventor： 田所千广 ,  樽井阳一郎 ,  大久野幸史

IPC: H01L29/47 ,  H01L29/872

CPC classification number: H01L29/1608 ,  H01L21/0495 ,  H01L29/0611 ,  H01L29/0619 ,  H01L29/401 ,  H01L29/402 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/872

Abstract: 本发明提供能够使切换时产生的电场集中缓和的碳化硅半导体装置。碳化硅半导体装置具备：第一导电型的碳化硅半导体层；场绝缘膜，其形成于碳化硅半导体层的表面上；肖特基电极，其在碳化硅半导体层的表面上形成为比场绝缘膜靠内周侧，并且形成为攀升至场绝缘膜；表面电极，其将肖特基电极覆盖，越过肖特基电极的外周端而在场绝缘膜上延伸；以及第二导电型的终端阱区域，其在碳化硅半导体层内的上部形成为与肖特基电极的一部分相接，在碳化硅半导体层内比表面电极的外周端向外周侧延伸，表面电极的外周端存在于比终端阱区域的外周端向内侧大于或等于15μm处。

公开(公告)号：CN102054877B

公开(公告)日：2013-07-24

申请号：CN201010243549.5

申请日：2010-07-30

Applicant: 三菱电机株式会社

Inventor： 樽井阳一郎

IPC: H01L29/872 ,  H01L29/861 ,  H01L29/06 ,  H01L21/329

CPC classification number: H01L29/872 ,  H01L23/544 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/66143 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及碳化硅半导体装置。存在难以不增加工序数而制造抑制了特性不均的碳化硅半导体装置的问题。本发明的碳化硅半导体装置具备：作为第一导电型的碳化硅半导体衬底的N型SiC衬底(1)和N型SiC外延层(2)；多个凹陷部(10)，断续地形成在N型SiC外延层(2)的表面；作为第二导电型的半导体层的P型区域(5)，在多个凹陷部(10)的各底面中形成于N型SiC外延层(2)；以及肖特基电极(6)，有选择地形成在N型SiC外延层(2)的表面上，多个凹陷部(10)的深度全部相等。

公开(公告)号：CN101887884B

公开(公告)日：2012-08-15

申请号：CN201010134779.8

申请日：2010-03-15

Applicant: 三菱电机株式会社

Inventor： 樽井阳一郎 ,  楢崎敦司 ,  藤井亮一

IPC: H01L23/62

CPC classification number: H01L29/0619 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/408 ,  H01L29/7811 ,  H01L29/8611 ,  H01L29/872 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种使用了保护环的半导体装置，在其中设置有：包围pn结区域(8)的p型保护环区域(7)；覆盖p型保护环区域(7)的绝缘膜(9)；通过设置在绝缘膜(9)的接触孔(10)与p型保护环区域(7)电连接的导电膜(11)；以及覆盖绝缘膜(9)和导电膜(11)的半绝缘膜(12)。进而，导电膜(11)断续地配置。由此，即使异物等附着在导电膜(11)的表面，也能够确保所希望的耐压特性。

公开(公告)号：CN101447645B

公开(公告)日：2011-05-18

申请号：CN200810182383.3

申请日：2008-11-28

Applicant: 三菱电机株式会社

Inventor： 大塚健一 ,  樽井阳一郎 ,  铃木洋介 ,  盐泽胜臣 ,  金本恭三 ,  大石敏之 ,  德田安纪 ,  大森达夫

IPC: H01S5/343 ,  H01L33/00

CPC classification number: H01S5/34333 ,  B82Y20/00 ,  H01L33/325 ,  H01L33/40 ,  H01S5/0421 ,  H01S5/0425 ,  H01S5/22 ,  H01S5/2214 ,  H01S5/3063

Abstract: 本发明涉及半导体装置的制造方法。其目的在于得到不会导致装置性能恶化、能够进行长期稳定工作并且具有氮化镓系的半导体结构的半导体装置的制造方法。在脊部的表面上以外形成绝缘膜(8)以后，提供O2、O3、NO、N2O、NO2等的含有氧的气体，从表面对p型GaN接触层(7)进行氧化，由此，在p型GaN接触层(7)的表面形成氧化膜(9)。接下来，通过蒸镀或溅射，在氧化膜(9)以及绝缘膜(8)上形成谋求与p型GaN接触层(7)接触的p型电极(10)。之后，在400～700℃下，在氮气、NH3等含有氮的气体或Ar(氩)、He(氦)等惰性气体中进行热处理。

公开(公告)号：CN109643667B

公开(公告)日：2023-08-25

申请号：CN201680088683.8

申请日：2016-09-01

Applicant: 三菱电机株式会社

Inventor： 大久野幸史 ,  鹿间省三 ,  樽井阳一郎

IPC: H01L21/66 ,  H01L29/872

Abstract: 本发明涉及以下技术，即，在对半导体装置施加高电压的测试时，为了防止损伤波及到探针，对在探针的附近产生点破坏进行抑制。在半导体装置的测定方法中，半导体装置具备：半导体衬底(1)；外延层(2)；至少1个第2导电型的第2导电型区域(3)，其在外延层的表层具有轮廓而局部地形成；肖特基电极(11)；阳极电极(12)；以及阴极电极(13)。使探针(21)与俯视观察时位于形成至少1个第2导电型区域的轮廓的范围内的阳极电极的上表面接触，施加电压。

公开(公告)号：CN109716531B

公开(公告)日：2022-07-29

申请号：CN201680089391.6

申请日：2016-09-23

Applicant: 三菱电机株式会社

Inventor： 折附泰典 ,  樽井阳一郎

IPC: H01L29/78 ,  H01L27/04 ,  H01L29/12

Abstract: 本发明涉及碳化硅半导体装置，该碳化硅半导体装置具备：第2导电型的第3杂质区域，其配置于外周区域，该外周区域为配置单位单元的单元配置区域的外周；场绝缘膜，其配置于外周区域，比栅极绝缘膜厚；层间绝缘膜，其配置于场绝缘膜、栅极电极及栅极绝缘膜之上；第1主电极，其配置于层间绝缘膜之上；以及栅极配线及栅极焊盘，它们经由配置于场绝缘膜之上的栅极电极而彼此电连接，第3杂质区域具有选择性地设置于其上层部并与第3杂质区域相比杂质浓度高的第2导电型的第4杂质区域，栅极配线及栅极焊盘设置于外周区域，第4杂质区域与单元配置区域相邻地设置，并且该第4杂质区域以至少将栅极焊盘的下方的区域包围的方式设置，与第1主电极电连接。

公开(公告)号：CN105702717A

公开(公告)日：2016-06-22

申请号：CN201610222047.1

申请日：2011-11-25

Applicant: 三菱电机株式会社

Inventor： 末川英介 ,  折附泰典 ,  樽井阳一郎

IPC: H01L29/45 ,  H01L29/49 ,  H01L29/78 ,  H01L29/861 ,  H01L29/16

CPC classification number: H01L29/7811 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/456 ,  H01L29/4941 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7804 ,  H01L29/7815 ,  H01L29/861

Abstract: 本发明提供一种半导体装置，能够抑制阈值电压随时间变化而下降，并且能够防止铝布线引起的绝缘膜的腐蚀或铝尖峰引起的栅极源极间的短路。半导体装置的MOSFET单元具有多晶硅的栅极电极(6)以及在n-漂移层(2)的上部形成的n+源极区域(4)。栅极电极(6)上被层间绝缘膜(7)覆盖，Al的源极电极(101)在层间绝缘膜(7)上延伸。此外，在栅极电极(6)上连接有Al的栅极焊盘(102)。在源极电极(101)和层间绝缘膜(7)之间以及栅极焊盘(102)和栅极电极(6)之间分别配设有抑制Al的扩散的阻挡金属层(99)。

公开(公告)号：CN105637642A

公开(公告)日：2016-06-01

申请号：CN201380080266.5

申请日：2013-10-17

Applicant: 三菱电机株式会社

Inventor： 樽井阳一郎

IPC: H01L29/78 ,  H01L29/12

CPC classification number: H01L29/7853 ,  H01L21/049 ,  H01L29/0607 ,  H01L29/0657 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/12 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/41775 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7813 ,  H01L29/7851 ,  H01L29/788

Abstract: 本发明提供一种碳化硅半导体装置，其减小沟道电阻、并且提高栅极绝缘膜的可靠性。本发明具有：沟槽(3)，其局部地形成于外延层(2)表层；阱层(4)，其沿沟槽的侧面及底面形成；源极区域(5)，其形成于沟槽的底面处的阱层表层；栅极绝缘膜(7)；以及栅极电极(8)。栅极绝缘膜沿沟槽的侧面形成，且一端形成至源极区域。栅极电极沿沟槽的侧面形成，且形成于栅极绝缘膜之上。

公开(公告)号：CN104425574A

公开(公告)日：2015-03-18

申请号：CN201410432842.4

申请日：2014-08-28

Applicant: 三菱电机株式会社

Inventor： 樽井阳一郎 ,  今泉昌之 ,  油谷直毅

IPC: H01L29/47 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/402 ,  H01L29/6606

Abstract: 由于在肖特基电极的外周端处存在的前端尖锐形状的蚀刻残渣，易于在SBD高频开关动作时由于位移电流而在上述残渣部处引起电场集中。本发明的碳化硅半导体装置具有：第1导电型的漂移层(1b)；在漂移层(1b)中形成的第2导电型的保护环区域(2)；以将保护环区域(2)包围的方式形成的场绝缘膜(3)；肖特基电极(4)，其以在保护环区域(2)的内侧将在表面露出的漂移层(1b)和保护环区域(2)覆盖的方式形成，其外周端存在于场绝缘膜(3)上；以及在肖特基电极(4)上形成的表面电极焊盘(5)，表面电极焊盘(5)的外周端越过肖特基电极(4)的外周端而与所述场绝缘膜(3)接触。