公开(公告)号：CN101241855A

公开(公告)日：2008-08-13

申请号：CN200810008534.3

申请日：2008-01-23

Applicant: 住友电气工业株式会社

Inventor： 八乡昭广 ,  松本直树 ,  西浦隆幸

IPC: H01L21/302 ,  H01L21/3065 ,  H01L21/306 ,  H01L21/304

CPC classification number: H01L21/02052 ,  C30B29/40 ,  C30B33/12 ,  H01L21/02019 ,  H01L21/02024 ,  H01L21/30621

Abstract: 提供一种能够增强衬底PL强度的III－V族化合物半导体衬底制造方法。在这种III－V族化合物半导体衬底制造方法中，首先，抛光晶片3的表面3a(抛光步骤)。其次，清洗晶片3的表面3a(第一清洗步骤S7)。接下来，使用含卤素气体，对晶片3的表面3a进行第一干蚀刻，同时将第一偏压功率施加到用于承载晶片3的卡盘24上。随后，使用含卤素气体，对晶片3的表面3a进行第二干蚀刻(第二干蚀刻步骤S11)，同时将比第一偏压功率低的第二偏压功率施加到卡盘24。

公开(公告)号：CN1896343A

公开(公告)日：2007-01-17

申请号：CN200610093296.1

申请日：2006-06-23

Applicant: 住友电气工业株式会社

Inventor： 石桥惠二 ,  楫登纪子 ,  中畑成二 ,  西浦隆幸

IPC: C30B29/38 ,  H01L21/08 ,  H01L21/18 ,  H01L21/20

CPC classification number: G01N23/207 ,  C30B25/186 ,  C30B25/20 ,  C30B29/38 ,  C30B29/403 ,  C30B29/406 ,  C30B33/00 ,  C30B33/10 ,  G01B15/08 ,  G01N2223/602 ,  G01N2223/634 ,  H01L21/02389 ,  H01L21/02433 ,  H01L21/0254 ,  H01L22/12 ,  H01L29/04 ,  H01L29/045 ,  H01L29/2003 ,  Y10T428/2978

Abstract: 一种氮化物晶体的特征在于，关于氮化物晶体(1)的任意特定平行晶格平面(1d)的平面间距，由|d1－d2|/d2的值表示的所述晶体的表面层(1a)上的均匀畸变等于或低于2.1×10－3，其中在满足所述特定平行晶格平面(1d)的X－射线衍射条件的同时通过改变X－射线从晶体表面的穿透深度来进行X－射线衍射测量而获得所述平面间距，由在0.3μm的X－射线穿透深度处的平面间距d1和在5μm的X－射线穿透深度处的平面间距d2获得所述|d1－d2|/d2的值。上述构造提供了具有晶体表面层的氮化物晶体，该晶体表面层在不破坏晶体的情况下直接和可靠地被评估，因此它可以以优选方式用作半导体器件的衬底以及上述构造还提供氮化物晶体衬底、含有外延层的氮化物晶体衬底、半导体器件以及制备它们的方法。

公开(公告)号：CN1883859A

公开(公告)日：2006-12-27

申请号：CN200610093295.7

申请日：2006-06-23

Applicant: 住友电气工业株式会社

Inventor： 石桥惠二 ,  八乡昭广 ,  西浦隆幸

IPC: B23H1/00 ,  B23H1/06 ,  B23H7/08 ,  H01L21/302

Abstract: 在加工晶体的方法中，当加工氮化物半导体晶体(1)时，将电压施加在所述氮化物半导体晶体(1)和工具电极(3)之间导致放电，以便通过所述放电产生的局部热将所述晶体部分去除和加工。

公开(公告)号：CN107039516B

公开(公告)日：2020-07-10

申请号：CN201611005643.0

申请日：2012-05-09

Applicant: 住友电气工业株式会社

Inventor： 宫原贤一 ,  西浦隆幸 ,  坪仓光隆 ,  藤原新也

IPC: H01L29/778 ,  H01L21/02 ,  H01L21/335 ,  H01L29/20

Abstract: 本发明涉及化合物半导体衬底。本发明的目的在于提供化合物半导体衬底及其表面处理方法，其中，即使在将处理过的衬底长时间储存之后，也不会出现电阻值异常。即使将所述化合物半导体衬底长时间储存且然后在其上形成外延膜，也不会出现电特性异常。根据本发明的半导体衬底为如下化合物半导体衬底，其至少一个主表面被镜面抛光，所述镜面抛光的表面被含有氢(H)、碳(C)和氧(O)的有机物质覆盖；或者如下化合物半导体衬底，其至少一个主表面被镜面抛光，其中，在550℃的生长温度下生长的外延膜与所述化合物半导体衬底之间的界面处的硅(Si)峰值浓度为2×1017cm‑3以下。

公开(公告)号：CN105164322A

公开(公告)日：2015-12-16

申请号：CN201480024728.6

申请日：2014-04-03

Applicant: 住友电气工业株式会社

Inventor： 田中聪 ,  山田俊介 ,  堀井拓 ,  松岛彰 ,  久保田良辅 ,  冲田恭子 ,  西浦隆幸

IPC: C30B29/36 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/161 ,  H01L29/78

CPC classification number: H01L21/02529 ,  C30B25/18 ,  C30B25/20 ,  C30B29/36 ,  H01L21/02164 ,  H01L21/02271 ,  H01L21/02378 ,  H01L21/02598 ,  H01L21/02636 ,  H01L21/3065 ,  H01L23/3185 ,  H01L29/045 ,  H01L29/0657 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种制造碳化硅衬底的方法，包括以下步骤。制备具有第一主表面(80a)、第二主表面(80b)以及第一侧端部(80c)的碳化硅单晶衬底(80)，第二主表面(80b)与第一主表面(80a)相反，第一侧端部(80c)将第一主表面(80a)和第二主表面(80b)彼此连接，第一主表面(80a)的宽度(D)的最大值大于100mm。碳化硅外延层(81)形成为与第一侧端部(80c)、第一主表面(80a)以及第一主表面(80a)和第一侧端部(80c)之间的边界(80d)接触。去除形成为与第一侧端部(80c)和边界(80d)接触的碳化硅外延层(81)。因此，可抑制形成在碳化硅衬底上的二氧化硅层中产生的破裂。

公开(公告)号：CN103460349A

公开(公告)日：2013-12-18

申请号：CN201280014248.2

申请日：2012-05-09

Applicant: 住友电气工业株式会社

Inventor： 宫原贤一 ,  西浦隆幸 ,  坪仓光隆 ,  藤原新也

IPC: H01L21/304

CPC classification number: H01L21/02052 ,  H01L29/20 ,  H01L29/66462 ,  H01L29/7787

Abstract: 本发明的目的在于提供化合物半导体衬底及其表面处理方法，其中，即使在将处理过的衬底长时间储存之后，也不会出现电阻值异常。即使将所述化合物半导体衬底长时间储存且然后在其上形成外延膜，也不会出现电特性异常。根据本发明的半导体衬底为如下化合物半导体衬底，其至少一个主表面被镜面抛光，所述镜面抛光的表面被含有氢(H)、碳(C)和氧(O)的有机物质覆盖；或者如下化合物半导体衬底，其至少一个主表面被镜面抛光，其中，在550℃的生长温度下生长的外延膜与所述化合物半导体衬底之间的界面处的硅(Si)峰值浓度为2×1017cm-3以下。

公开(公告)号：CN102696096A

公开(公告)日：2012-09-26

申请号：CN201080060614.9

申请日：2010-12-16

Applicant: 住友电气工业株式会社

Inventor： 目崎义雄 ,  山崎哲弥 ,  西浦隆幸

IPC: H01L21/304 ,  B24B37/08

CPC classification number: H01L21/02013 ,  B24B37/08 ,  B24B37/24 ,  B24B37/26

Abstract: 提供一种能够降低化合物半导体晶片的缺陷、破裂不良的研磨加工方法。本发明的化合物半导体晶片的加工方法对化合物半导体晶片的双面进行抛光加工，包括在上平台与下平台之间配置上述半导体晶片而进行抛光加工的工序，在上述上平台的上述晶片侧的面粘贴有软质材料。本发明的加工装置包括上平台和下平台，用于在上述上平台与下平台之间配置半导体晶片而对该半导体晶片的双面进行抛光加工，在上述上平台的上述晶片侧的面粘贴有软质材料。

公开(公告)号：CN102484059A

公开(公告)日：2012-05-30

申请号：CN201080040221.1

申请日：2010-11-26

Applicant: 住友电气工业株式会社

Inventor： 石桥惠二 ,  二村真史 ,  西浦隆幸

IPC: H01L21/304

CPC classification number: H01L21/02024 ,  C09G1/04

Abstract: 本发明提供一种研磨剂和利用所述试剂制造化合物半导体的方法和制造半导体器件的方法，由此能够有利地保持化合物半导体衬底的表面品质，还能够保持高研磨速率。所述研磨剂为用于GaαIn(1-α)AsβP(1-β)(0≤α≤1；0≤β≤1)化合物半导体的研磨剂，且包含碱金属碳酸盐、碱金属有机酸盐、氯基氧化剂和碱金属磷酸盐，其中所述碱金属碳酸盐和所述碱金属有机酸盐的浓度总和为0.01mol/L～0.02mol/L。所述制造化合物半导体的方法包括：准备GaαIn(1-α)AsβP(1-β)(0≤α≤1；0≤β≤1)化合物半导体的步骤，以及利用上述研磨剂对所述化合物半导体的面进行研磨的步骤。

公开(公告)号：CN101792929B

公开(公告)日：2012-05-30

申请号：CN201010111026.5

申请日：2006-04-26

Applicant: 住友电气工业株式会社

Inventor： 石桥惠二 ,  西浦隆幸

IPC: C30B29/40 ,  H01L33/02

CPC classification number: H01L33/32 ,  C09G1/02 ,  C30B29/403 ,  C30B33/00 ,  C30B35/00 ,  H01L21/02024 ,  H01L24/32 ,  H01L2224/32245 ,  H01L2224/32257 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/1305 ,  H01L2924/1306 ,  Y10T428/24355 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供了一种III族氮化物晶体基材，所述基材包括：厚度为50nm以下的受影响层；和厚度为3nm以下的表面氧化层。本发明还提供了一种半导体设备，所述半导体设备包括上述的III族氮化物晶体基材。本发明提供的另一种III族氮化物晶体基材除上述两层外还包括通过外延生长在所述III族氮化物晶体基材上形成的至少一个III族氮化物层。

公开(公告)号：CN101315910B

公开(公告)日：2011-02-09

申请号：CN200710167164.3

申请日：2007-10-24

Applicant: 住友电气工业株式会社

Inventor： 西浦隆幸 ,  目崎义雄 ,  堀江裕介 ,  樋口恭明

IPC: H01L23/00 ,  H01L21/302

CPC classification number: H01L21/02052 ,  C30B29/42 ,  C30B33/10 ,  H01L21/02008 ,  H01L21/02395 ,  H01L21/0254 ,  H01L21/3245

Abstract: 一种GaAs半导体衬底(10)包括表面层(10a)。当利用通过X-射线光电子光谱术在光电子出射角θ为10°的条件下测量的Ga原子和As原子的3d电子光谱来计算原子比时，该表面层(10a)上所有Ga原子对所有As原子的构成原子比(Ga)/(As)至少为0.5且不大于0.9；在该表面层(10a)上，与O原子结合的As原子与所有Ga原子和所有As原子的比(As-O)/{(Ga)+(As)}至少为0.15且不超过0.35；并且在该表面层(10a)上，与O原子结合的Ga原子与所有Ga原子和所有As原子的比(Ga-O)/{(Ga)+(As)}至少为0.15且不超过0.35。因此，提供了具有清洁到允许至少通过衬底的热清洗移除表面上的杂质和氧化物这样的程度的表面的GaAs半导体衬底。