-
公开(公告)号：CN105789062A
公开(公告)日：2016-07-20
申请号：CN201410817657.7
申请日：2014-12-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文讨论了封装件的形成方法和结构。在实施例中，方法包括形成背侧重分布结构，以及在形成背侧重分布结构之后，将第一集成电路管芯粘附至背侧重分布结构。该方法还包括用密封剂密封背侧重分布结构上的第一集成电路管芯，在密封剂上形成前侧重分布结构，以及将第二集成电路管芯电连接至第一集成电路管芯。第二集成电路管芯通过机械附接至前侧重分布结构的第一外部电连接件电连接至第一集成电路管芯。
-
公开(公告)号：CN103579096B
公开(公告)日：2016-04-20
申请号：CN201310294063.8
申请日：2013-07-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
CPC classification number: H01L23/5226 , H01L21/76807 , H01L23/147 , H01L23/49827 , H01L23/5223 , H01L23/5227 , H01L2924/0002 , H05K1/0215 , H01L2924/00
Abstract: 本发明公开了半导体器件及其制造方法。在一个实施例中，制造半导体器件的方法包括在工件上方的第一金属化层中形成第一导电结构，第一导电结构包括具有第一宽度的第一部分和具有第二宽度的第二部分。第二宽度不同于第一宽度。方法包括在与第一金属化层相邻的第二金属化层中形成第二导电结构，并且将第二导电结构的部分连接至第一导电结构的第一部分。
-
公开(公告)号：CN102157450B
公开(公告)日：2015-11-25
申请号：CN201010254693.9
申请日：2010-08-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8249 , H01L21/768 , H01L27/04 , H01L23/522
CPC classification number: H01L27/0623 , H01L21/28518 , H01L21/8249 , H01L29/45
Abstract: 本发明提供一种半导体装置及其制造方法。上述半导体装置的制造方法包括提供一基板，于基板上形成第一类型晶体管和第二类型晶体管。遮蔽第一类型晶体管，且于第二类型晶体管上形成第一硅化物区域。遮蔽第二类型晶体管，且于第一类型晶体管上形成第二硅化物区域，第二硅化物具有不同于第一硅化物的至少一特性，因而允许在各别元件上形成特定的硅化物区域。当工艺成本保持在一最小值时，允许较大最佳化和工艺控制。
-
公开(公告)号：CN102957418A
公开(公告)日：2013-03-06
申请号：CN201210291557.6
申请日：2012-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185 , H01L23/48
CPC classification number: H01L25/0657 , H01L23/147 , H01L23/481 , H01L23/49827 , H01L2225/06572 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及低功率/高速TSV接口设计以及用于设置在中介层衬底中的TSV的TSV接口电路，其在第一管芯和第二管芯之间形成连接，TSV接口电路包括设置在第一管芯中的驱动电路以及设置在第二管芯中的接收器电路，其中，驱动电路与均低于中介层衬底电压的第一电源电压和第二电源电压相连，这充分降低了TSV的寄生电容。接收器电路也与均低于中介层衬底电压的第一电源电压和第二电源电压相连。
-
公开(公告)号：CN102013426A
公开(公告)日：2011-04-13
申请号：CN200910246945.0
申请日：2009-12-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/08 , H01L29/872 , H01L29/06 , H01L29/417
Abstract: 本发明公开了一种具有肖特基势垒二极管的集成电路结构，包括形成于n型阱区上的金属硅化物层，形成于n型阱区上并包围所述金属硅化物层的p型保护环。所述金属硅化物层的外层部分延伸到与所述保护环的内缘部分重叠，一肖特基势垒形成于所述金属硅化物层的内层部分与阱区的交界处。导电触点与上述金属硅化物层的内层部分和外层部分接触。
-
Patent Agency Ranking
公开(公告)号：CN110660751B
公开(公告)日：2025-04-01
申请号：CN201910293383.9
申请日：2019-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/367 , H01L21/56
Abstract: 一种芯片封装件，包括集成电路组件、导热层、绝缘包封体及重布线路结构。所述集成电路组件包括位于所述集成电路组件的后表面处的非晶半导体部分。所述导热层覆盖所述集成电路组件的所述非晶半导体部分，其中所述导热层的导热率大于或大体上等于10W/mK。所述绝缘包封体在横向上对所述集成电路组件及所述导热层进行包封。所述重布线路结构设置在所述绝缘包封体及所述集成电路组件上，其中所述重布线路结构电连接到所述集成电路组件。
-
公开(公告)号：CN118712144A
公开(公告)日：2024-09-27
申请号：CN202410720447.X
申请日：2024-06-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/498 , H01L21/56 , H01L21/50
Abstract: 在实施例中，封装件包括集成电路管芯和中介层，集成电路管芯包括第一绝缘接合层和第一半导体衬底，中介层包括第二绝缘接合层和第二半导体衬底。第二绝缘接合层利用电介质对电介质接合直接接合至第一绝缘接合层。该封装件还包括位于中介层上方并且围绕集成电路管芯的密封剂。密封剂还沿着垂直于第一半导体衬底的主表面的线设置在第一绝缘接合层和第二绝缘接合层之间。本公开的实施例还涉及形成封装件的方法。
-
公开(公告)号：CN118412292A
公开(公告)日：2024-07-30
申请号：CN202410403283.8
申请日：2024-04-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L21/768 , H01L21/56
Abstract: 根据本申请的实施例，提供了一种形成封装件的方法，包括在再分布结构上接合复合管芯。复合管芯包括器件管芯，器件管芯包括半导体衬底，和穿过半导体衬底的贯穿半导体通孔，复合管芯还包括位于器件管芯的表面的金属通孔，以及连接至器件管芯的牺牲载体。复合管芯密封在密封剂中。在复合管芯和密封剂上实施平坦化工艺，并且去除牺牲载体以暴露出金属通孔。导电部件形成为电连接至金属通孔。
-
公开(公告)号：CN117174648A
公开(公告)日：2023-12-05
申请号：CN202310889239.8
申请日：2023-07-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/762 , H01L29/06
Abstract: 实施例包括围绕嵌入式集成电路管芯的裂缝停止器结构及其形成。裂缝停止器结构可以包括由填充层分隔开的多个层。裂缝停止器的层可以包括多个子层，子层中的一些提供粘合、硬度缓冲和用于从裂缝停止器结构的一个层过渡至裂缝停止器结构的另一层的材料梯度。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN116072551A
公开(公告)日：2023-05-05
申请号：CN202310107886.9
申请日：2019-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L21/56 , H01L23/485 , H01L23/544 , H01L23/31
Abstract: 本公开实施例提供一种形成封装结构的方法，包括形成管芯，在管芯侧边形成包封体，以包封且接触管芯的衬底和钝化层的侧壁。形成管芯包括形成第一接垫与第二接垫、钝化层以及连接件。形成连接件包括形成晶种层。晶种层包括第一晶种子层以及位于第一晶种子层上的第二晶种子层。执行第一刻蚀工艺以移除未被导电柱覆盖的晶种层，留下晶种层的第一晶种子层的第一宽度小于导电柱的第一宽度。执行第二刻蚀工艺以移除测试接垫，其中导电柱在第二刻蚀工艺期间被消耗，使得晶种层的基脚部侧向突出于导电柱的侧壁。
-
-
-
-
-
-
-
-
-
Search Results
151
records
(took 0.036 seconds)
