公开(公告)号：CN101356635A

公开(公告)日：2009-01-28

申请号：CN200680050908.7

申请日：2006-01-31

申请人： 株式会社拓普康

发明人： 山田惠三 ,  高荣旭

IPC分类号： H01L21/66 ,  H01L21/768

CPC分类号： H01L22/12 ,  H01L21/28026

摘要： 本发明的课题在于提供一种半导体测量装置，用电子束对形成有精细结构的半导体衬底的表面进行二维扫描，测量此时的衬底电流，从而能够评价复杂的精细结构。本发明的半导体测量装置的构成为，对半导体衬底照射电子束，根据由该电子束在所述半导体衬底感应出的衬底电流得到形成于所述半导体衬底的精细结构的评价值，其特征在于，该半导体测量装置包括评价单元，该评价单元根据将所述衬底电流的波形视为微分波形时的该衬底电流的波形，得到所述精细结构的评价值。

公开(公告)号：CN101061586A

公开(公告)日：2007-10-24

申请号：CN200580033871.2

申请日：2005-10-05

申请人： ST微电子克鲁勒斯图股份公司 ,  皇家飞利浦电子有限公司

发明人： 玛库斯·穆勒 ,  彼诺伊特·弗洛米尼

IPC分类号： H01L29/49 ,  H01L21/8238

CPC分类号： H01L21/28026 ,  H01L29/665

摘要： 本发明涉及MOS晶体管，其栅极依次包括绝缘层(31)、金属硅化物层(50)、导电密封材料层(53)以及多晶硅层(55)。

公开(公告)号：CN104170093B

公开(公告)日：2018-06-01

申请号：CN201380015255.9

申请日：2013-03-29

申请人： 住友电气工业株式会社

发明人： 堀井拓 ,  木村真二 ,  木本美津男

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L21/768 ,  H01L29/12 ,  H01L29/417

CPC分类号： H01L21/76841 ,  H01L21/046 ,  H01L21/049 ,  H01L21/28026 ,  H01L21/76844 ,  H01L21/76855 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7827

摘要： 一种MOSFET(1)，设置有：衬底(10)；栅极绝缘膜(20)；栅电极(30)；形成在栅极绝缘膜(20)上以围绕栅电极(30)的层间绝缘膜(40)；包含Ti和N且不包含Al的缓冲膜(51)；以及包含Ti、Al和Si的源电极(52)。MOSFET(1)具有其中形成的接触孔(80)，所述接触孔贯穿层间绝缘膜(40)，暴露衬底(10)的主表面(10A)，并且与栅电极(30)隔开。缓冲膜(51)形成为与接触孔(80)的侧壁表面(80A)接触。在衬底(10)的主表面(10A)上，源电极(52)被形成为使得所述源电极与该主表面接触，所述主表面通过形成缓冲膜(51)和接触孔(80)而被暴露。

公开(公告)号：CN106206575A

公开(公告)日：2016-12-07

申请号：CN201510783719.1

申请日：2015-11-16

申请人： 台湾积体电路制造股份有限公司

发明人： 赖政杰 ,  陈光鑫 ,  范士凯 ,  巫勇贤 ,  陈昱勋

IPC分类号： H01L27/088 ,  H01L21/8234

CPC分类号： H01L27/0886 ,  H01L21/28026 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823462 ,  H01L29/41791 ,  H01L29/42364 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/785

摘要： 本发明提供了半导体部件及其制造方法。本发明提供了一种半导体部件，该半导体部件包括衬底、设置在衬底上的界面层、设置在衬底上的第一金属栅极结构和第二金属栅极结构。第一金属栅极结构包括设置在界面层上的第一高k介电层和设置在第一高k介电层上的第一金属栅极层。第二金属栅极结构包括设置在界面层上的第二高k介电层、设置在第二高k介电层上的第三高k介电层，以及设置在第三高k介电层上的第二金属栅极层。

公开(公告)号：CN104916543A

公开(公告)日：2015-09-16

申请号：CN201410345066.4

申请日：2014-07-18

申请人： 台湾积体电路制造股份有限公司

发明人： 洪奇成 ,  刘冠廷 ,  粘骏楠

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/49

CPC分类号： H01L29/4966 ,  H01L21/28026 ,  H01L21/28088 ,  H01L21/31051 ,  H01L21/32 ,  H01L23/535 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/7834 ,  H01L21/28008 ,  H01L29/49

摘要： 本发明提供了一种方法，该方法包括在半导体衬底上方形成伪栅极堆叠件，其中，该半导体衬底包括在晶圆中。该方法还包括去除伪栅极堆叠件以形成凹槽，在凹槽中形成栅极介电层，且在凹槽中和栅极介电层上方形成金属层。金属层具有n功函。金属层的一部分具有晶体结构。该方法还包括使用金属材料填充凹槽的剩余部分，其中，金属材料覆盖金属层。本发明还涉及具有晶体结构的N功函金属。

公开(公告)号：CN104701381A

公开(公告)日：2015-06-10

申请号：CN201510095284.1

申请日：2015-03-03

申请人： 南京邮电大学

发明人： 俞露露 ,  成建兵 ,  刘雪松 ,  袁晴雯

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/41 ,  H01L21/28

CPC分类号： H01L29/7816 ,  H01L21/28026 ,  H01L29/0611 ,  H01L29/063 ,  H01L29/0688 ,  H01L29/41758 ,  H01L29/66681 ,  H01L29/7801

摘要： 本发明公开了一种具有P柱区阶梯掺杂的二维类SJ/RESURF LDMOS器件及其制造方法，本发明创新之处在于，用RESURF结构与二维超结结构相结合的漂移区代替常规LDMOS的单一轻掺杂漂移区。如图所示，靠近源极的一侧采用二维横向超结结构，靠近漏极一侧采用RESURF结构。本发明又将变掺杂的思想引入新结构，将漂移区超结中的P柱区进行阶梯掺杂，掺杂浓度由源极到漏极逐渐降低。新型的P柱区阶梯掺杂的二维类SJ/RESURF LDMOS结构可以消除衬底辅助耗尽效应，平衡漂移区的电荷，提高器件击穿电压的同时保持了器件好的导通电阻特性。本发明的思想是从体内调制表面和体内电场，并且体内调制还有不会在表面形成场的突变的优点，因此，热载流子不容易进入其上的场氧中，如此则提高了场氧的可靠性，进而提高了器件的可靠性。此外，新结构工艺简单，可进一步降低生产成本。

公开(公告)号：CN104253157A

公开(公告)日：2014-12-31

申请号：CN201410294991.9

申请日：2014-06-26

申请人： 国际商业机器公司

发明人： M·J·阿鲍-科哈利尔 ,  A·B·伯塔拉 ,  M·D·贾菲 ,  A·J·乔瑟夫 ,  J·A·斯林克曼

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/78654 ,  H01L21/28123 ,  H01L21/84 ,  H01L29/66613 ,  H01L21/28026 ,  H01L29/0684

摘要： 本发明涉及薄本体开关晶体管，具体公开了一种集成的凹陷薄本体场效应晶体管及其制造方法。该方法包括使半导体材料的一部分凹陷。该方法还包括在半导体材料的凹陷部分内形成至少一个栅极结构。

公开(公告)号：CN104170093A

公开(公告)日：2014-11-26

申请号：CN201380015255.9

申请日：2013-03-29

申请人： 住友电气工业株式会社

发明人： 堀井拓 ,  木村真二 ,  木本美津男

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L21/768 ,  H01L29/12 ,  H01L29/417

CPC分类号： H01L21/76841 ,  H01L21/046 ,  H01L21/049 ,  H01L21/28026 ,  H01L21/76844 ,  H01L21/76855 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7827

摘要： 一种MOSFET(1)，设置有：衬底(10)；栅极绝缘膜(20)；栅电极(30)；形成在栅极绝缘膜(20)上以围绕栅电极(30)的层间绝缘膜(40)；包含Ti和N且不包含Al的缓冲膜(51)；以及包含Ti、Al和Si的源电极(52)。MOSFET(1)具有其中形成的接触孔(80)，所述接触孔贯穿层间绝缘膜(40)，暴露衬底(10)的主表面(10A)，并且与栅电极(30)隔开。缓冲膜(51)形成为与接触孔(80)的侧壁表面(80A)接触。在衬底(10)的主表面(10A)上，源电极(52)被形成为使得所述源电极与该主表面接触，所述主表面通过形成缓冲膜(51)和接触孔(80)而被暴露。

公开(公告)号：CN103378008A

公开(公告)日：2013-10-30

申请号：CN201210129587.7

申请日：2012-04-27

申请人： 中国科学院微电子研究所

发明人： 殷华湘 ,  付作振 ,  徐秋霞 ,  陈大鹏

IPC分类号： H01L21/8238 ,  H01L27/092 ,  H01L29/49

CPC分类号： H01L21/28088 ,  H01L21/28 ,  H01L21/28008 ,  H01L21/28026 ,  H01L21/28044 ,  H01L21/28079 ,  H01L21/82345 ,  H01L21/823842 ,  H01L27/092 ,  H01L27/0928 ,  H01L29/517 ,  H01L29/66515 ,  H01L29/66545

摘要： 本发明提供了一种双金属栅极CMOS器件的制造方法，具体包括：在第一栅极凹陷和第二栅极凹陷内形成第一类型金属功函数调节层，在所述第一栅极凹陷和第二栅极凹陷内形成第二类型功函数金属扩散源层；在第一栅极凹陷和第二栅极凹陷中形成间隙填充金属；形成遮蔽第一类型器件所在区域的加热隔离层；对所述第一类型器件和第二类型器件所在区域进行热退火，将第一类型金属功函数调节层转化为第二类型金属功函数调节层。本发明还提供了一种利用选择加热形成不同功函数的双金属栅极CMOS器件。本发明工艺简单且不会对高K栅介质层造成损伤，避免了CMOS中复杂的不同功函数金属栅集成工艺。

公开(公告)号：CN103021836A

公开(公告)日：2013-04-03

申请号：CN201210038985.8

申请日：2012-02-17

申请人： 南亚科技股份有限公司

发明人： 章正欣 ,  陈逸男 ,  刘献文

IPC分类号： H01L21/308 ,  H01L21/28

CPC分类号： H01L21/0271 ,  H01L21/0273 ,  H01L21/28026 ,  H01L21/31144 ,  H01L21/32139

摘要： 本发明公开了一种具有较少等离子体损害的集成电路制作方法，包括：提供一基底；形成一结构层于基底上；及形成一光致抗蚀剂层于结构层上；对结构层进行一蚀刻工艺，其中光致抗蚀剂层具导电性，以减少蚀刻工艺中的等离子体损害。