一种线路板积碳塞孔加工方法及线路板

    公开(公告)号:CN118400885A

    公开(公告)日:2024-07-26

    申请号:CN202410378758.2

    申请日:2024-03-29

    摘要: 本发明提供了一种线路板积碳塞孔加工方法及线路板,其包括:S1、在基板上制备电连孔,并对电连孔进行树脂塞孔加工,固化后得到初加工板;S2、对初加工板的树脂填料进行灼烧,使其碳化定型后在树脂塞孔周围形成积碳层,得到次加工板,其中,积碳层连接基板且填充至少部分电连孔;S3、对次加工板进行黑孔加工后电镀,得到目标线路板。本发明增加了线路板导电的连续性,避免了常规电镀后可能出现的导电不良的风险,同时,本申请的加工方法能够兼容热固型及热塑性树脂填料,并且简化了常规加工时的除胶工艺,相比于现阶段常规加工技术来说,本申请兼具加工过程简单、加工效果稳定、适用范围广泛、能够降低加工成本以及提高产品良率等显著优势。

    一种无银低CTE氮化硅覆铜陶瓷基板结构及制备方法

    公开(公告)号:CN118400866A

    公开(公告)日:2024-07-26

    申请号:CN202410440304.3

    申请日:2024-04-12

    发明人: 戴锐锋 谢继华

    摘要: 本发明公开了一种无银低CTE氮化硅覆铜陶瓷基板结构及制备方法,包括氮化硅陶瓷层(4),所述氮化硅陶瓷层(4)的顶部设置有焊料反应层一(3),所述焊料反应层一(3)的上方通过焊料连接层一(2)连接有铜合金层一(1),所述氮化硅陶瓷层(4)的底部设置有焊料反应层二(5),所述焊料反应层二(5)的下方通过焊料连接层二(6)连接铜合金层二(7),将各层装夹成叠层结构,叠层结构放置在真空钎焊炉中钎焊成氮化硅覆铜陶瓷基板,本发明使焊缝界面结构更易成型,能够减少焊料中IMC金属间化合物脆性材料的生成,更易形成特定的焊缝结构,对焊接覆铜陶瓷基板有较高的适配度。

    一种埋置电路板及其制备方法
    23.
    发明公开

    公开(公告)号:CN118368822A

    公开(公告)日:2024-07-19

    申请号:CN202410538166.2

    申请日:2024-04-30

    摘要: 本发明提供一种埋置电路板及其制备方法,包括步骤:S1、在基板上开设埋置槽;S2、将待埋置的埋置器件固定于所述埋置槽内;S3、使用流动的第一浆液填充所述埋置槽内壁与所述埋置器件外表面之间的间隙,使得所述间隙内填满所述第一浆液;S4、对所述间隙内填充的所述第一浆液进行烘烤,使得流质状的所述第一浆液凝结为固体;S5、使用所述第二浆液封装所述埋置槽的槽口,使得所述第二浆液完成所述埋置槽内的所述埋置器件的封装;所述第一浆液的流动性大于所述第二浆液的流动性。

    线路板及其制备方法、发光基板、背光模组及显示装置

    公开(公告)号:CN118301839A

    公开(公告)日:2024-07-05

    申请号:CN202310002150.5

    申请日:2023-01-03

    摘要: 本公开的实施例提供了一种线路板及其制备方法、发光基板、背光模组及显示装置,涉及显示技术领域,用于提高线路板的抗氧化性能及降低其成本。该线路板包括:衬底基板和电学图案,电学图案设置于衬底基板上,电学图案包括多条导电图案和多个连接垫,导电图案与至少一个连接垫电连接。电学图案由第一导电层和/或第二导电层构成,第二导电层覆盖第一导电层远离衬底基板的一侧以及第一导电层延其延伸方向的两侧。电学图案还包括:第一防护层和第二防护层中的至少一者,第一防护层和第二防护层用于提高电学图案的抗氧化性能。第一防护层和第二防护层中的任一者能够与焊料形成第二金属间化合物。上述线路板用于驱动发光基板发光。

    用于接合的热管理解决方案的远程机械附接

    公开(公告)号:CN118265221A

    公开(公告)日:2024-06-28

    申请号:CN202311278060.5

    申请日:2023-09-28

    申请人: 英特尔公司

    IPC分类号: H05K1/02 H05K1/18 H05K1/09

    摘要: 公开了用于接合的热管理解决方案的远程机械附接。移动计算系统中的热管理解决方案通过不要求施加永久力来确保可靠的导热连接的热界面材料层(TIM层)接合到集成电路组件。可以将永久力施加到TIM层的板弹簧或其他加载机构可以通过延伸穿过集成电路组件的附近的板中的孔的紧固件固定至印刷电路板。这些孔消耗了原本可用于信号路由的面积。在使用不要求施加永久力的TIM层的设备中,热管理解决方案可以在集成电路组件远程的位置处附接到印刷电路板或底盘,其中附接机构不干扰或最小地干扰集成电路组件信号路由。

    印刷电路板
    27.
    发明公开
    印刷电路板 审中-公开

    公开(公告)号:CN118250893A

    公开(公告)日:2024-06-25

    申请号:CN202310960458.0

    申请日:2023-08-01

    发明人: 郑明根 权炫优

    IPC分类号: H05K1/11 H05K1/02 H05K1/09

    摘要: 本公开提供一种印刷电路板,所述印刷电路板包括:第一板单元,包括第一绝缘层、第一布线层和第一过孔,所述第一绝缘层具有第一通路孔,所述第一布线层设置在所述第一绝缘层上或中,所述第一过孔包括基本上填充所述第一通路孔的第一金属层;以及第二板单元,包括第二绝缘层、第二布线层和第二过孔,所述第二绝缘层具有第二通路孔,所述第二布线层设置在所述第二绝缘层上或中,所述第二过孔包括基本上填充所述第二通路孔的第二金属层。所述第二板单元设置在所述第一板单元上,所述第二布线层具有比所述第一布线层的布线密度更高的布线密度,并且所述第二金属层具有与所述第一金属层的镀覆结构不同的镀覆结构。

    部分挠折的线路板结构及其制作方法

    公开(公告)号:CN118234152A

    公开(公告)日:2024-06-21

    申请号:CN202211633553.1

    申请日:2022-12-19

    发明人: 薛安 唐攀

    IPC分类号: H05K3/46 H05K1/02 H05K1/09

    摘要: 本申请提供一种部分挠折的线路板结构的制作方法,包括步骤:提供一载体基板、挠折板、绝缘层,挠折板包括依次叠设的柔性铜箔、绝缘膜和第一线路层;压合载体基板、挠折板和绝缘层,获得线路基板;绝缘层包覆挠折板,部分柔性铜箔、绝缘膜、第一线路层以及对应的部分绝缘层组成一挠折区域;移除挠折区域一端的部分线路基板以暴露挠折区域的端部;自暴露的所述端部一侧,朝向背离载体基板的一端弯折挠折区域形成挠折结构。该制作方法无需进行捞槽作业,无捞槽区域的物料浪费及加工成本且无需进行高精度的定深捞作业,操作简单且成本低。本申请还提供一种部分挠折的线路板结构。

    布线基板及其制造方法
    29.
    发明公开

    公开(公告)号:CN118215200A

    公开(公告)日:2024-06-18

    申请号:CN202311725979.4

    申请日:2023-12-14

    摘要: 本发明提供布线基板及其制造方法,能够实现布线图案的高密度化。布线基板(1)至少包含由基板(11)和导体层(12)构成的结构,该导体层(12)通过在基板(11)上进行图案化而形成,该导体层(12)由铜构成,导体层(12)的形状为上表面(12a)的宽度(Wa)大于下表面(12b)的宽度(Wb)并且下表面的宽度大于中间部的最小宽度(Wi)。通过以下步骤来制造布线基板(1):准备基板;在基板上的整个面形成铜镀覆膜;在铜镀覆膜上,根据布线图案形成干膜抗蚀剂层;通过蚀刻去除铜镀覆膜的不存在干膜抗蚀剂层的部分,形成上表面的宽度大于下表面的宽度并且下表面的宽度大于中间部的最小宽度的导体层;以及从导体层上去除干膜抗蚀剂层。