-
公开(公告)号：CN101047109A
公开(公告)日：2007-10-03
申请号：CN200710086947.9
申请日：2007-03-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/00 , H01L21/3213 , H01L21/28 , H01L21/768 , H01L21/66 , G03F1/00 , G03F1/14
Abstract: 本发明是有关于一种使用频谱检测的关键尺寸控制方法。本发明揭露一种图案化一基材的方法，至少包括形成一材料层于基材上；进行一第一蚀刻步骤于材料层上，以形成一图案；使用一光学频谱量测工具，量测材料层的图案：判别量测步骤是否指出第一蚀刻步骤达到一预先定义结果；以及若未达到预先定义结果，则产生一蚀刻配方，并利用此蚀刻配方，对材料层进行一第二蚀刻步骤。本发明使用光学关键尺寸量测工具，可以在一蚀刻制程后，量测图案化特征的关键尺寸与轮廓，并调整此蚀刻制程及/或其他蚀刻制程的蚀刻配方，非常适于实用。
-
公开(公告)号：CN110889822A
公开(公告)日：2020-03-17
申请号：CN201910760771.3
申请日：2019-08-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种晶圆设计影像分析的方法、系统与非暂态计算机可读取媒体。晶圆设计影像分析方法包含：取得实现于半导体晶圆上的电路图案的布局；基于长度准则来识别于布局中的一或多个多边形；于所识别的多边形上放置一或多个测量单元，从而取得多个所测量的多边形；取得电路图案的扫描电子显微镜影像；将扫描电子显微镜影像与包含所测量的多边形的布局进行对准；测量于扫描电子显微镜影像中相应于一或多个多边形的一或多个物件的临界尺寸；以及基于所测量的临界尺寸来确定电路图案是否为可接受的。
-
公开(公告)号：CN109307989A
公开(公告)日：2019-02-05
申请号：CN201810847468.2
申请日：2018-07-27
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G03F7/2022 , G03F1/24 , G03F1/52 , G03F7/2004 , G03F7/203 , G03F7/70466 , G03F7/70558 , G03F7/7065
Abstract: 一种光刻工艺方法，包括：形成一抗蚀剂层于一基板上；执行一第一曝光工艺以将一第一光罩的一第一子区域的一第一图案成像至一次场中的一抗蚀剂层；执行一第二曝光工艺以将第一光罩的一第二子区域的一第二图案成像至次场中的上述抗蚀剂层；以及执行一第三曝光工艺以将一第二光罩的第一子区域的一第三图案成像至次场中的抗蚀剂层。其中，第二图案以及第三图案与第一图案相同；以及第一曝光工艺、第二曝光工艺以及第三曝光工艺共同于次场中的抗蚀剂层上形成第一图案的一潜像(latent image)。
-
公开(公告)号：CN105278257A
公开(公告)日：2016-01-27
申请号：CN201510312208.1
申请日：2015-06-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: H01J37/3174 , H01J2237/31761 , H01J2237/31769 , H01L21/0277
Abstract: 本发明提供了IC方法的一个实施例。首先接收IC设计布局的多个模板的图案密度(PD)。然后从多个模板中识别高PD离群值模板和低PD离群值模板。将高PD离群值模板分离为模板的多个子集，并且模板的每个子集携带高PD离群值模板的PD的部分。对低PD离群值模板实施PD均匀性(PDU)优化以及通过使用相应的模板的子集实施多个单独的曝光工艺。本发明涉及制造集成电路的方法。
-
公开(公告)号：CN103165417B
公开(公告)日：2015-11-25
申请号：CN201210199482.9
申请日：2012-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033 , G03F9/00
CPC classification number: G03F7/70633 , H01L23/544 , H01L2223/5442 , H01L2223/54426 , H01L2223/54453 , H01L2223/5446 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种用于制造半导体器件的方法。一种示例性方法包括通过第一曝光在第一层中形成第一结构，以及确定第一结构的布置信息。所述方法进一步包括通过第二曝光在位于第一层上方的第二层中形成第二结构，以及确定第二结构的布置信息。所述方法进一步包括通过第三曝光在位于第二层上方的第三层中形成包括第一和第二子结构的第三结构。形成第三结构包括独立地将第一子结构与第一结构对准以及独立地将第二子结构与第二结构对准。本发明还公开了多层图案化覆盖拆分方法。
-
Patent Agency Ranking
公开(公告)号：CN102736438B
公开(公告)日：2015-10-07
申请号：CN201210073223.1
申请日：2012-03-19
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G03F7/20 , B82Y10/00 , B82Y40/00 , G03F7/2059 , H01J37/3026 , H01J37/3174 , H01J2237/31764 , Y10S430/143
Abstract: 公开了用于改善产量的电子束光刻方法和装置。示例性光刻方法包括：接收具有图案布局尺寸的图案布局；缩小图案布局尺寸；以及材料层按缩小的图案布局尺寸过度曝光，从而在材料层上形成具有图案布局尺寸的图案布局。
-
公开(公告)号：CN103376670A
公开(公告)日：2013-10-30
申请号：CN201310126502.4
申请日：2013-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G03F7/70058 , G03F7/20 , G03F7/2051 , G03F7/2059 , G03F7/70291 , G03F7/70625 , G06F17/5068 , G06F17/5072 , G06F17/5081
Abstract: 本发明提供了以系数n减小临界尺寸(CD)的光刻工艺的方法的一个实施例，其中，n＜1。该方法包括：提供具有第一像素尺寸S1的图案生成器，以产生具有第二像素尺寸S2(S2＜S1)的交替数据网格，其中，图案生成器包括被配置在第一方向上彼此偏移的多个网格段；以及在垂直于所述第一方向的第二方向上扫描图案生成器，使得网格段的每个后续段被控制，以相对于网格段的在先段，网格段的每个后续段具有一个时延。
-
公开(公告)号：CN103376669A
公开(公告)日：2013-10-30
申请号：CN201310125443.9
申请日：2013-04-11
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G03F7/70058 , G03F7/20 , G03F7/2051 , G03F7/2059 , G03F7/70291 , G03F7/70625 , G06F17/5068 , G06F17/5072 , G06F17/5081
Abstract: 本发明提供一种网格加密方法，其中公开了用于以因子n(n＜1)减小临界尺寸(CD)光刻工艺的方法的一个实施例。该方法包括：提供具有第一像素面积S1的图案发生器以产生具有等于n2*S1的第二像素面积S2的数据网格，其中，图案发生器包括具有多个网格段的多段结构，网格段均包括第一组网格段和第二组网格段，第一组网格段均被配置为在第一方向具有偏移；以及在光刻工艺期间，在垂直于第一方向的第二方向上扫描图案发生器，使得第二组网格段均被控制为具有时延。
-
公开(公告)号：CN103246171A
公开(公告)日：2013-08-14
申请号：CN201210452518.X
申请日：2012-11-12
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20 , H01L21/027
CPC classification number: G03F7/2022 , B82Y10/00 , B82Y40/00 , G03F7/20 , G03F7/704 , H01J37/3026 , H01J37/3174 , Y10S430/143
Abstract: 本发明公开了一种用于制造半导体器件的方法。一种示例性方法包括接收包括格上目标图案的集成电路(IC)布局。所述方法进一步包括接收多栅格结构。所述多栅格结构包括在第一方向上相互偏移一定偏移量的许多曝光栅格段。所述方法进一步包括实施多栅格曝光以将所述目标图案曝光在衬底上，从而在所述衬底上形成电路部件图案。实施多栅格曝光包括：在第二方向上扫描具有多栅格结构的衬底使得在所述第一方向上发生所曝光的目标图案的亚像素位移，以及使用增量时间(Δt)使得在所述第二方向上发生所曝光的目标图案的亚像素位移。本发明还公开了多栅格曝光方法。
-
公开(公告)号：CN102736438A
公开(公告)日：2012-10-17
申请号：CN201210073223.1
申请日：2012-03-19
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
CPC classification number: G03F7/20 , B82Y10/00 , B82Y40/00 , G03F7/2059 , H01J37/3026 , H01J37/3174 , H01J2237/31764 , Y10S430/143
Abstract: 公开了用于改善产量的电子束光刻方法和装置。示例性光刻方法包括：接收具有图案布局尺寸的图案布局；缩小图案布局尺寸；以及材料层按缩小的图案布局尺寸过度曝光，从而在材料层上形成具有图案布局尺寸的图案布局。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.039 seconds)
