-
公开(公告)号：CN102132276B
公开(公告)日：2014-07-09
申请号：CN200980114391.7
申请日：2009-03-31
申请人： 高通股份有限公司
IPC分类号： G06F17/50
CPC分类号： G06F17/5063 , G06F17/5036 , G06F17/5059 , G11C11/1673
摘要： 本发明揭示电阻式存储器电路参数调整的系统及方法。在一特定实施例中，一种确定电阻式存储器电路的一组参数的方法包括：基于所述电阻式存储器电路的第一预定设计约束选择第一参数；以及基于所述电阻式存储器电路的第二预定设计约束选择第二参数。所述方法进一步包括执行迭代方法以通过选择性地指派且调整所述电阻式存储器电路的读出放大器部分的至少一个电路参数的物理特性以实现所要的读出放大器裕度值来调整所述至少一个电路参数，而不改变所述第一参数或所述第二参数。
-
公开(公告)号：CN103890712A
公开(公告)日：2014-06-25
申请号：CN201280051736.0
申请日：2012-09-17
申请人： 高通股份有限公司
发明人： 戴维·M·雅各布森 , 朱晓春 , 吴文清 , 肯德里克·海·良·袁 , 升·H·康
IPC分类号： G06F7/58
CPC分类号： G06F7/588 , G06F5/01 , G06F2205/00 , G06F2207/581 , G11C11/1659 , G11C11/1673 , G11C11/1695 , G11C11/1697 , H03M7/30
摘要： 本发明揭示熵源和随机数RN产生器。在一个方面中，低能量熵源包含磁阻MR元件和感测电路。所述MR元件被施加静态电流并且具有基于所述MR元件的磁化而确定的可变电阻。感测电路感测所述MR元件的电阻，并且基于所述MR元件的感测到的电阻提供随机值。在另一方面中，RN产生器包含熵源和后处理模块。熵源包含至少一个MR元件，并且基于所述至少一个MR元件提供第一随机值。所述后处理模块接收和处理所述第一随机值(例如，基于密码散列函数、错误检测码、流密码算法等)，并且提供具有改善的随机性特性的第二随机值。
-
公开(公告)号：CN102017208B
公开(公告)日：2013-12-11
申请号：CN200980113890.4
申请日：2009-04-20
申请人： 高通股份有限公司
CPC分类号： H01L27/222 , H01L43/08 , H01L43/12
摘要： 一种在半导体后段工艺(BEOL)工艺流程中用于磁性随机存取存储器(MRAM)的磁性隧道结(MTJ)装置包括：第一金属互连(401)，其用于与至少一个控制装置连通；以及第一电极(406)，其用于通过使用第一掩模形成于电介质钝化阻挡物(404)中的通路而耦合到所述第一金属互连。所述装置还包括耦合到所述第一电极的用于存储数据的MTJ堆叠(407、408、409)，所述MTJ堆叠的一部分具有基于第二掩模的横向尺寸。由所述第二掩模界定的所述部分在接触通路上方。第二电极(410)耦合到所述MTJ堆叠且也具有与由所述第二掩模界定的横向尺寸相同的横向尺寸。所述第一电极(406)和所述MTJ堆叠的一部分(407)由第三掩模界定。第二金属互连(415)耦合到所述第二电极和至少一个其它控制装置。
-
公开(公告)号：CN103403806A
公开(公告)日：2013-11-20
申请号：CN201280010159.0
申请日：2012-02-27
申请人： 高通股份有限公司
IPC分类号： G11C11/16
CPC分类号： G11C11/1677 , G11C8/08 , G11C8/14 , G11C11/16 , G11C11/161 , G11C29/18 , G11C29/30 , G11C2029/1202 , G11C2029/2602 , H01L43/12
摘要： 所揭示的实施例包含具有安置成列的多个位线(BL0、BL1、BL2、BL3)和多个源极线(1)的存储器阵列。多个字线(2)安置成行。多个存储元件(3)具有从所述存储器阵列电解耦的存储元件的第一子集(4)，和耦合到所述存储器阵列的存储元件的第二子集(5)。所述存储器阵列包含多个位单元，每一位单元包含耦合到至少两个晶体管(6)的来自存储元件的所述第二子集的一个存储元件。所述位单元耦合到所述多个位线和所述多个源极线。每一晶体管耦合到一个字线。所述存储器阵列可进一步包含用以选择高性能模式和高密度模式的逻辑(310、312)。
-
公开(公告)号：CN103098139A
公开(公告)日：2013-05-08
申请号：CN201180043772.8
申请日：2011-08-12
申请人： 高通股份有限公司
CPC分类号： G11C16/3418 , G06F1/263 , G06F11/1048
摘要： 本发明揭示一种用以在移动装置处起始内务操作的系统及方法。在特定实施例中，一种在移动装置处的方法包括响应于确定所述移动装置处于充电模式中而修改经调度的内务操作。
-
公开(公告)号：CN102804275A
公开(公告)日：2012-11-28
申请号：CN201080027176.6
申请日：2010-06-17
申请人： 高通股份有限公司
CPC分类号： G11C7/062 , G11C11/1673
摘要： 本发明揭示一种感测电路。所述感测电路包括：第一路径，其包括第一电阻性存储器装置；以及第二路径，其包括参考电阻性存储器装置。所述第一路径耦合到包括第一负载晶体管的第一分离路径且耦合到包括第二负载晶体管的第二分离路径。所述第二路径耦合到包括第三负载晶体管的第三分离路径且耦合到包括第四负载晶体管的第四分离路径。
-
公开(公告)号：CN102388454A
公开(公告)日：2012-03-21
申请号：CN201080016318.9
申请日：2010-04-14
申请人： 高通股份有限公司
IPC分类号： H01L27/115 , G11C11/15 , G11B5/39
CPC分类号： H01L43/02 , G11C11/16 , G11C11/161 , G11C11/1659 , H01F10/3254 , H01F10/3272 , H01L27/228 , H01L43/08 , H01L43/12
摘要： 本发明揭示磁性隧道结MTJ及其形成方法。钉扎层安置于所述MTJ中，使得所述MTJ的自由层可在存取晶体管提供于磁性随机存取存储器MRAM位单元中时耦合到所述存取晶体管的漏极。此结构更改写入电流流动方向以对准所述MTJ的写入电流特性与使用所述MTJ的MRAM位单元的写入电流供应能力。结果，可提供更多写入电流以将所述MTJ从平行P状态切换到反平行AP状态。反铁磁性材料AFM层提供于所述钉扎层上以固定钉扎层磁化。为了提供足够用于沉积所述AFM层以保证钉扎层磁化的区域，提供具有大于所述自由层的自由层表面区域的钉扎层表面区域的钉扎层。
-
公开(公告)号：CN102292815A
公开(公告)日：2011-12-21
申请号：CN201080005027.X
申请日：2010-02-02
申请人： 高通股份有限公司
CPC分类号： H01L43/12 , H01L27/222 , H01L27/228 , H01L27/24 , H01L29/82 , H01L43/08
摘要： 自旋转移力矩磁阻随机存取存储器(STT-MRAM)位单元的磁性隧道结存储元件包括：底部电极层(150)；钉扎层(160)，其邻近于所述底部电极层；电介质层(70)，其包封所述底部电极层和所述钉扎层的一部分，所述电介质层包括界定邻近于所述钉扎层的一部分的孔的侧壁；穿隧势垒(190)，其邻近于所述钉扎层；自由层(200)，其邻近于所述穿隧势垒；以及顶部电极(210)，其邻近于所述自由层，其中所述底部电极层和/或钉扎势垒在第一方向上的宽度大于所述钉扎层与所述穿隧势垒之间的接触区域在所述第一方向上的宽度。还揭示形成STT-MRAM位单元的方法。
-
公开(公告)号：CN102160016A
公开(公告)日：2011-08-17
申请号：CN200980137236.7
申请日：2009-09-18
申请人： 高通股份有限公司
发明人： 马修·迈克尔·诺瓦克 , 刘·蔡-奥安 , 升·H·康
IPC分类号： G06F1/32
CPC分类号： G06F1/3203 , G06F1/3275 , G11C11/16 , Y02D10/13 , Y02D10/14 , Y02D50/20
摘要： 本发明提供一种计算系统，其包括至少一个功能单元及耦合到所述至少一个功能单元的磁性随机存取存储器(MRAM)块。所述MRAM块经配置以在所述至少一个功能单元的断电状态期间存储所述至少一个功能单元的功能状态。
-
公开(公告)号：CN102067231A
公开(公告)日：2011-05-18
申请号：CN200980123764.7
申请日：2009-06-19
申请人： 高通股份有限公司
发明人： 金圣克 , 迈赫迪·哈米迪·萨尼 , 升·H·康 , 杨赛森
IPC分类号： G11C11/16
CPC分类号： G11C11/1675 , G11C8/12 , G11C11/1653 , G11C11/1655 , G11C11/1659 , G11C11/1693 , Y10S977/933
摘要： 本发明揭示用于控制自旋转移力矩磁阻式随机存取存储器(STT-MRAM)中的写入操作的系统、电路及方法。通过将源极线(SL)布置成大体上与字线(WL)平行且大体上垂直于位线(BL)来实现缩小的位单元尺寸。另外，在写入操作期间的一个实施例中，将高逻辑/电压电平施加到未选位单元的位线以防止无效写入操作。
-
-
-
-
-
-
-
-
-
搜索结果
135 条记录 (耗时 0.039 秒)
