LDMOSFET器件的制造方法及LDMOSFET器件

    公开(公告)号:CN115939197A

    公开(公告)日:2023-04-07

    申请号:CN202310061014.3

    申请日:2023-01-19

    摘要: 本发明涉及半导体领域,提供一种LDMOSFET器件的制造方法及LDMOSFET器件。LDMOSFET器件的制造方法,包括:在半导体衬底上形成阱区、漂移区和体区;在漂移区形成沟槽;在沟槽的侧壁形成氮化硅侧墙;在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽;去除填充沟槽内的氮化硅侧墙形成空气侧墙;在具有空气侧墙的填充沟槽表面覆盖氧化层,形成具有封闭的空气侧墙的场板隔离结构;在场板隔离结构上形成栅极和场板。本发明通过空气侧墙将场板隔离结构中的氧化物与漂移区的硅从侧面隔离开,彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态,提高LDMOSFET器件的可靠性;具有空气侧墙的场板隔离结构可以更好的降低表面电场,提高器件的击穿电压。

    电容隔离器及其制备方法
    50.
    发明公开

    公开(公告)号:CN118315291A

    公开(公告)日:2024-07-09

    申请号:CN202410706029.5

    申请日:2024-06-03

    摘要: 本发明提供一种电容隔离器及其制备方法,属于半导体制造技术领域。该电容隔离器制备方法包括:分别制备隔离电容芯片、发射机芯片和接收机芯片,发射机芯片和/或接收机芯片设置有硅通孔;将发射机芯片和接收机芯片分别与隔离电容芯片进行键合,得到电容隔离器。使电容器的耐压性能不再受制于集成电路后端金属互联层的厚度,提高了电容器耐压,可以避免在金属间绝缘层的沉积过程中对硅衬底产生较大的机械应力,降低了衬底弯曲或碎裂和器件失效的风险,从而提高了器件的可靠性。通过将传统的二维集成电路转变为三维集成电路,提高芯片面积率用率,提供了更优的电路连接,降低应力引发器件失效的风险,提高器件可靠性。