芯片封装结构及其制作方法
    1.
    发明公开

    公开(公告)号:CN113345847A

    公开(公告)日:2021-09-03

    申请号:CN202010246021.7

    申请日:2020-03-31

    摘要: 本发明提供一种芯片封装结构及其制作方法,芯片封装结构的制作方法包括以下步骤。提供至少一已切割晶圆。提供已配置有黏着层的承载板。令已切割晶圆通过黏着层而定位于承载板上。形成重配置线路层于已切割晶圆上。已切割晶圆与重配置线路层电性连接。对已切割晶圆与重配置线路层进行单体化程序,以形成多个芯片封装结构。本发明的芯片封装结构的制作方法可具有较高的产出率,且可有效地降低生产成本。

    一种超薄型埋入式电路板的制备方法及装置

    公开(公告)号:CN109661113A

    公开(公告)日:2019-04-19

    申请号:CN201811637648.4

    申请日:2018-12-29

    IPC分类号: H05K3/06 G03F7/00

    摘要: 本发明公开了一种超薄型埋入式电路板的制备方法及装置。所述方法包括:将所述第一金属层和所述第二金属层分别设置在所述芯板的两侧上;对所述第一金属层背向所述芯板的侧面进行微影,其中,所述第一金属层背向所述芯板的侧面呈垂直于水平面设置;将第一绝缘板压合至所述第一金属层完成微影后的侧面;在所述第一绝缘板压合至所述第一金属层完成微影后的侧面后,对所述第二金属层背向所述芯板的侧面进行微影;将第二绝缘板压合至所述第二金属层完成微影后的侧面。本发明所采用的方案,在确保超薄型基板微影过程中不受破损的同时,避免了热解胶的使用,节约工时和耗材,有利于环保。

    一种提升IC载板线路解析能力的方法

    公开(公告)号:CN118870662A

    公开(公告)日:2024-10-29

    申请号:CN202411357812.1

    申请日:2024-09-27

    发明人: 娄渊扬 张库旗

    IPC分类号: H05K3/00 H05K3/06

    摘要: 本发明公开了一种提升IC载板线路解析能力的方法;其中包括:根据初始负补偿值设置多个不同的对比负补偿值;根据初始曝光能量值设置多个不同的对比曝光能量值;对上述值进行组合,以形成多个不同的实验组,并对每个实验组进行曝光,在结束后筛选出可全部实现立膜的实验组;对多个全部实现立膜的实验组进行分别各自进行线宽的检测,检测完成后,选择出线宽的精准度最高的一组实验组,并将对应的对比负补偿值和对比曝光能量值设置在量产的曝光程序中使用。通过本发明的结构,可以初始负补偿值和初始曝光能量值为基础,对比负补偿值和对比曝光能量值进行筛选后得出最有效结果并运用于曝光中,使得线路得到较高的解析能力。

    适用于线路板的镭射加工方法

    公开(公告)号:CN115696759B

    公开(公告)日:2024-09-24

    申请号:CN202211462453.7

    申请日:2022-11-22

    发明人: 苏祐纬 吴宗凌

    IPC分类号: H05K3/00

    摘要: 本发明公开了一种适用于线路板的镭射加工方法,所述线路板包括基材层、设置在所述基材层上的铜层;包括以下步骤:表面处理:取一所述线路板至预设加工位置,将可透光干膜通过热压工艺覆盖至所述线路板的铜层上;镭射:从具有所述可透光干膜一侧进行激光镭射,形成镭射孔,其中,镭射激光先作用于所述可透光干膜,所述可透光干膜对所述镭射激光的能量进行部分吸收;去膜:采用药水将可透光干膜进行去除;导通:在所述镭射孔内填入导通材料,形成线路。本发明至少包括以下优点:利用可透光干膜的能量吸收特性,在无法再调整设备自身参数的情况下,在镭射铜层前完成能够吸收,从而获取较小孔径的镭射孔。

    一种导电连接结构的制备方法

    公开(公告)号:CN114007337A

    公开(公告)日:2022-02-01

    申请号:CN202111277473.2

    申请日:2021-10-29

    发明人: 盛会

    IPC分类号: H05K3/10 H05K3/28

    摘要: 本发明公开了一种导电连接结构的制备方法,包括以下步骤:于电路板上形成多个间隔设置的电性连接垫;将所述电路板表面及所述电性连接垫端面覆盖防焊层,并于其上形成多个间隔设置的开口,以使所述电性连接垫部分显露出来;于所述电性连接垫端面形成化镀金属铜层;于所述化镀金属铜层的端面形成接着层,且对所述接着层进行电浆清洁。该制备方法相对于现有技术在接着层形成好后,对所述接着层进行电浆清洁,以降低所述接着层的表面张力,使得焊料凸块设置在所述接着层上时与所述接着层的结合速度加快,进而提高生产效率,能适合于大批量的生产。

    一种半导体封装基板的制备方法
    7.
    发明公开

    公开(公告)号:CN114005760A

    公开(公告)日:2022-02-01

    申请号:CN202111304026.1

    申请日:2021-11-05

    IPC分类号: H01L21/48

    摘要: 本发明公开了一种半导体封装基板的制备方法,包括以下步骤:提供一核心板,于其表面形成金属层;在金属层上形成第一阻层,且于其中开设多个第一开口;于其中形成金属柱,并移除第一阻层;在金属柱上形成第二阻层,且于其中开设多个第二开口;于第二开口中形成第一线路层并移除第二阻层,且于第一线路层上形成介电层,在介电层中开设多个第三开口;在介电层上形成第三阻层,且于其中开设多个第四开口;于第三开口中形成第二线路层;移除核心板及金属层,并于金属柱上焊接芯片。通过将金属柱的材质由电镀焊锡改为镍金,从而提高了金属柱的结合性,提高了基板的生产良率和生产效率,大大降低了生产成本。

    一种细线路板制备方法
    8.
    发明公开

    公开(公告)号:CN113993293A

    公开(公告)日:2022-01-28

    申请号:CN202111277483.6

    申请日:2021-10-29

    IPC分类号: H05K3/24 H05K3/18

    摘要: 本发明公开了一种细线路板制备方法,包括以下步骤:提供一核心板,其至少一表面具有核心线路层;于核心板的表面及核心线路层上形成第一介电层,且于其中开设多个第一介电层盲孔;于第一介电层的端面、第一介电层盲孔中形成第一结合层;移除第一介电层盲孔中部分第一结合层,以形成多个第一结合层盲孔;在第一结合层及第一结合层盲孔的表面形成导电层,且于导电层的端面电镀形成第一线路层;于第一线路层的端面及第一结合层的端面形成线路增层结构。通过在第一介电层上增加了第一结合层,在第二介电层上形成第二结合层,所述第一结合层和所述第二结合层具有化学键性质,使得结合性更好,从而能够制作更细的线路,不会产生剥离。

    芯片封装结构及其制作方法

    公开(公告)号:CN113410183A

    公开(公告)日:2021-09-17

    申请号:CN202010391870.1

    申请日:2020-05-11

    摘要: 本发明提供一种芯片封装结构及其制作方法。芯片封装结构的制作方法,其包括以下步骤:提供载板。载板上已形成有第一图案化线路层以及覆盖第一图案化线路层与载板的第一介电层。形成平坦结构层于第一介电层上。形成第二介电层于第一介电层上且覆盖平坦结构层与部分第一介电层。形成第二图案化线路层于第二介电层上。第二图案化线路层包括多个接垫。平坦结构层于载板上的正投影重叠于接垫于载板上的正投影。配置多个芯片于接垫上。形成封装胶体以覆盖第二介电层且包覆芯片与接垫。本发明的芯片封装结构的制作方法所制作的芯片封装结构,可提高后续芯片与接垫对接时的良率,可具有较佳的结构可靠度。

    一种超薄型埋入式电路板的制备方法及装置

    公开(公告)号:CN109661113B

    公开(公告)日:2020-06-26

    申请号:CN201811637648.4

    申请日:2018-12-29

    IPC分类号: H05K3/06 G03F7/00

    摘要: 本发明公开了一种超薄型埋入式电路板的制备方法及装置。所述方法包括:将所述第一金属层和所述第二金属层分别设置在所述芯板的两侧上;对所述第一金属层背向所述芯板的侧面进行微影,其中,所述第一金属层背向所述芯板的侧面呈垂直于水平面设置;将第一绝缘板压合至所述第一金属层完成微影后的侧面;在所述第一绝缘板压合至所述第一金属层完成微影后的侧面后,对所述第二金属层背向所述芯板的侧面进行微影;将第二绝缘板压合至所述第二金属层完成微影后的侧面。本发明所采用的方案,在确保超薄型基板微影过程中不受破损的同时,避免了热解胶的使用,节约工时和耗材,有利于环保。