-
公开(公告)号:CN107230729A
公开(公告)日:2017-10-03
申请号:CN201710178653.2
申请日:2017-03-23
申请人: 台湾积体电路制造股份有限公司 , 刘致为
IPC分类号: H01L29/78 , H01L21/336 , H01L29/08
CPC分类号: H01L29/7849 , H01L21/02535 , H01L21/823807 , H01L21/823821 , H01L21/823828 , H01L21/823864 , H01L27/0924 , H01L29/0847 , H01L29/1033 , H01L29/165 , H01L29/66545 , H01L29/785 , H01L29/66795
摘要: 一种半导体器件包括位于衬底上方沿着第一方向延伸的鳍,和位于鳍上方在第二方向上延伸的栅极结构。栅极结构包括位于鳍上方的栅极介电层、位于栅极介电层上方的栅电极、和位于沿着第二方向延伸的栅电极的相对横向表面上的绝缘栅极侧壁。在与栅电极结构相邻的区域中的鳍中形成源极/漏极区,并且应力源层位于源极/漏极区和半导体衬底之间。应力源层包括含有1019原子cm‑3或更少的掺杂剂的GeSn或SiGeSn,以及鳍的位于栅极结构下方的部分是沟道区。本发明实施例涉及半导体器件及其制造方法。
-
公开(公告)号:CN107230729B
公开(公告)日:2022-04-19
申请号:CN201710178653.2
申请日:2017-03-23
申请人: 台湾积体电路制造股份有限公司 , 刘致为
IPC分类号: H01L29/78 , H01L21/336 , H01L29/08
摘要: 一种半导体器件包括位于衬底上方沿着第一方向延伸的鳍,和位于鳍上方在第二方向上延伸的栅极结构。栅极结构包括位于鳍上方的栅极介电层、位于栅极介电层上方的栅电极、和位于沿着第二方向延伸的栅电极的相对横向表面上的绝缘栅极侧壁。在与栅电极结构相邻的区域中的鳍中形成源极/漏极区,并且应力源层位于源极/漏极区和半导体衬底之间。应力源层包括含有1019原子cm‑3或更少的掺杂剂的GeSn或SiGeSn,以及鳍的位于栅极结构下方的部分是沟道区。本发明实施例涉及半导体器件及其制造方法。
-
公开(公告)号:CN107623037A
公开(公告)日:2018-01-23
申请号:CN201610937094.4
申请日:2016-10-25
申请人: 台湾积体电路制造股份有限公司 , 刘致为
IPC分类号: H01L29/78 , H01L21/336
CPC分类号: H01L29/66803 , H01L21/268 , H01L21/324 , H01L29/0653 , H01L29/0847 , H01L29/1037 , H01L29/1054 , H01L29/16 , H01L29/161 , H01L29/167 , H01L29/66795 , H01L29/7851
摘要: 于制作场效晶体管的方法中,由第一半导体材料所制成的鳍片式结构是形成,以使鳍片式结构从设置于基材上的隔离绝缘层突伸出。栅极结构是形成于鳍片式结构的一部分上,而定义出通道区域、源极区域和漏极区域于鳍片式结构中。于栅极结构形成后,激光退火是进行于鳍片式结构上。
-
公开(公告)号:CN109427593B
公开(公告)日:2021-11-02
申请号:CN201810987391.9
申请日:2018-08-28
申请人: 台湾积体电路制造股份有限公司 , 刘致为
IPC分类号: H01L21/336 , H01L29/78
摘要: 一种制造半导体装置的方法包含在基板上形成具有交替的多个第一半导体层和多个第二半导体层的堆叠的鳍状结构。多个第一半导体层和多个第二半导体层包含沿第一半导体层和第二半导体层的长度的第二部分的任一侧上的第一部分。多个第一半导体层和多个第二半导体层是由不同的材料形成。移除第一半导体层的第二部分以形成开口。形成掩模层于开口上方的最上层的第二半导体层的第二部分上方。利用来自辐射源的辐射照射第一半导体层和第二半导体层的第一部分,以使来自第一半导体层和第二半导体层的第一部分的材料彼此结合。
-
公开(公告)号:CN108122754B
公开(公告)日:2021-09-14
申请号:CN201711204403.8
申请日:2017-11-27
申请人: 台湾积体电路制造股份有限公司 , 刘致为
IPC分类号: H01L21/324 , H01L21/336
摘要: 制造半导体元件的方法包含形成具有第一元素及第二元素于半导体基材上的合金半导体材料层;形成遮罩于合金半导体材料层上,以提供合金半导体材料层的屏蔽部分及未屏蔽部分;以来自辐射源的辐射照射未被遮罩覆盖的合金半导体材料层的未屏蔽部分,以转化合金半导体材料层,致使合金半导体材料层的未屏蔽部分的表面区域具有比合金半导体材料层的未屏蔽部分的内部区域高的第二元素的浓度,其中表面区域覆着内部区域。
-
公开(公告)号:CN109427593A
公开(公告)日:2019-03-05
申请号:CN201810987391.9
申请日:2018-08-28
申请人: 台湾积体电路制造股份有限公司 , 刘致为
IPC分类号: H01L21/336 , H01L29/78
摘要: 一种制造半导体装置的方法包含在基板上形成具有交替的多个第一半导体层和多个第二半导体层的堆叠的鳍状结构。多个第一半导体层和多个第二半导体层包含沿第一半导体层和第二半导体层的长度的第二部分的任一侧上的第一部分。多个第一半导体层和多个第二半导体层是由不同的材料形成。移除第一半导体层的第二部分以形成开口。形成掩模层于开口上方的最上层的第二半导体层的第二部分上方。利用来自辐射源的辐射照射第一半导体层和第二半导体层的第一部分,以使来自第一半导体层和第二半导体层的第一部分的材料彼此结合。
-
公开(公告)号:CN108122754A
公开(公告)日:2018-06-05
申请号:CN201711204403.8
申请日:2017-11-27
申请人: 台湾积体电路制造股份有限公司 , 刘致为
IPC分类号: H01L21/324 , H01L21/336
CPC分类号: H01L29/7848 , H01L21/02381 , H01L21/0245 , H01L21/02532 , H01L21/02535 , H01L21/02576 , H01L21/02579 , H01L21/02664 , H01L21/268 , H01L21/28255 , H01L21/324 , H01L29/0649 , H01L29/0847 , H01L29/1033 , H01L29/1054 , H01L29/161 , H01L29/165 , H01L29/665 , H01L29/66651 , H01L29/66795 , H01L21/3245
摘要: 制造半导体元件的方法包含形成具有第一元素及第二元素于半导体基材上的合金半导体材料层;形成遮罩于合金半导体材料层上,以提供合金半导体材料层的屏蔽部分及未屏蔽部分;以来自辐射源的辐射照射未被遮罩覆盖的合金半导体材料层的未屏蔽部分,以转化合金半导体材料层,致使合金半导体材料层的未屏蔽部分的表面区域具有比合金半导体材料层的未屏蔽部分的内部区域高的第二元素的浓度,其中表面区域覆着内部区域。
-
公开(公告)号:CN116247005A
公开(公告)日:2023-06-09
申请号:CN202310095228.2
申请日:2023-02-07
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/8234 , H01L27/088 , H01L29/08 , H01L29/423
摘要: 提供了半导体结构及其形成方法。在实施例中,方法包含接收工作件,包含基板、自基板突出的主动区、以及设置于主动区的通道区上方的虚置栅极结构。方法亦包含形成沟槽于主动区的源极/漏极区中,形成牺牲结构于沟槽中,顺应地沉积介电膜于工作件上方,执行第一蚀刻制程以回蚀刻介电膜并形成沿着牺牲结构的多个侧壁延伸的多个鳍片侧壁间隔物,执行第二蚀刻制程以移除牺牲结构并露出沟槽,形成外延源极/漏极部件于沟槽中以使鳍片侧壁间隔物包夹外延源极/漏极部件的一部分,以及以栅极堆叠取代虚置栅极结构。
-
公开(公告)号:CN110970489B
公开(公告)日:2023-05-23
申请号:CN201910913267.2
申请日:2019-09-25
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L29/06 , H01L21/336 , H01L29/78
摘要: 本公开涉及半导体器件和形成半导体器件的方法。一种方法包括:形成从衬底延伸的第一鳍,在第一鳍上方并且沿着第一鳍的侧壁形成第一栅极堆叠,沿着第一栅极堆叠的侧壁形成第一间隔件,第一间隔件包括第一碳氧化硅组合物,沿着第一间隔件的侧壁形成第二间隔件,第二间隔件包括第二碳氧化硅组合物,沿着第二间隔件的侧壁形成第三间隔件,第三间隔件包括氮化硅,以及在第一鳍中并且与第三间隔件相邻形成第一外延源极/漏极区域。
-
公开(公告)号:CN112151542A
公开(公告)日:2020-12-29
申请号:CN202010591896.0
申请日:2020-06-24
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L27/092 , H01L29/06 , H01L29/10 , H01L21/8238 , H01L27/11 , H01L21/8244
摘要: 半导体器件包括设置在半导体器件的NMOS区域中的第一器件。第一器件包括具有纳米结构沟道的垂直堆叠件的第一全环栅(GAA)器件。半导体器件还包括在半导体器件的PMOS区域中的第二器件。第二器件包括FinFET,该FinFET包括具有鳍宽度的鳍结构。鳍结构与相邻的鳍结构分隔开鳍间距。纳米结构沟道的最大沟道宽度不大于鳍宽度和鳍间距的总和。可选地,第二器件包括与第一GAA器件具有不同数量的纳米结构沟道的第二GAA器件。本发明的实施例还涉及形成半导体器件的方法。
-
-
-
-
-
-
-
-
-