-
公开(公告)号：CN104246986A
公开(公告)日：2014-12-24
申请号：CN201380021247.5
申请日：2013-04-15
Applicant: 应用材料公司
IPC: H01L21/301 , B23K26/00
CPC classification number: H01L21/78 , H01L21/67069 , H01L21/67207
Abstract: 本发明描述使用UV-可硬化黏着膜的激光及等离子体蚀刻晶圆切割。在实例中，本发明的方法包括以下步骤：形成掩模于半导体晶圆上。半导体晶圆利用UV-可硬化黏着膜耦接至承载基板。掩模覆盖及保护集成电路。以激光划线工艺图案化掩模，以提供具有间隙的图案化掩模。图案化露出集成电路之间的半导体晶圆区域。接着经由图案化掩模的间隙蚀刻半导体晶圆，以形成单粒化集成电路。接着以紫外(UV)光照射UV-可硬化黏着膜。接着自承载基板取下单粒化集成电路。
-
公开(公告)号：CN104412368B
公开(公告)日：2019-12-03
申请号：CN201380035367.0
申请日：2013-06-20
Applicant: 应用材料公司
IPC: H01L21/301 , H01L21/78
Abstract: 描述了用于切割半导体晶圆及运送单切晶粒的方法。在一实例中，一种用于切割具有多个集成电路在其上的晶圆的方法包含了将该晶圆切割为配置在一切割胶带上方的多个单切晶粒。该方法也包含在该切割胶带上方、该多个单切晶粒上与其间形成一水溶性材料层。
-
公开(公告)号：CN105225985A
公开(公告)日：2016-01-06
申请号：CN201510355699.8
申请日：2015-06-24
Applicant: 应用材料公司
Abstract: 本发明涉及通过原位反馈的晶片放置和间隙控制最佳化。本发明描述了在工艺夹具和基座之间的尺寸控制和监控，和晶片位置测定的装置和方法。所述装置包含：处理夹具；至少一个接近传感器；和基座。所述处理夹具包含处理夹具主体，所述处理夹具主体具有处理夹具底表面、在所述处理夹具主体中的一或多个开口。所述至少一个接近传感器保持在所述处理夹具主体中的所述开口的至少一个之内。所述基座包含基座板，所述基座板具有基座板顶表面、基座中心点，和形成在所述基座板顶表面中与所述基座中心点相距距离RR的一或多个凹槽。
-
公开(公告)号：CN104737274A
公开(公告)日：2015-06-24
申请号：CN201380050065.0
申请日：2013-10-23
Applicant: 应用材料公司
Inventor： N·拉贾戈帕兰 , X·韩 , M·齐昂 , M·奥加塔 , Z·蒋 , J·C·罗查-阿尔瓦雷斯 , T·诺瓦克 , J·周 , R·萨卡拉克利施纳 , G·巴拉苏布拉马尼恩 , A·班塞尔 , J·李 , T·伊根 , E·布迪亚托 , D·帕纳修克 , T·Y·李 , J·陈 , M·阿优伯 , H·L·朴 , P·赖利 , S·沙克 , 金秉宪 , S·斯塔里克
IPC: H01L21/205
CPC classification number: C23C16/52 , C23C16/45565 , C23C16/4557 , C23C16/458 , C23C16/46 , C23C16/50 , C23C16/505 , C23C16/509 , C23C16/5096 , G01B11/0625 , G01B11/0683 , G01N21/55 , G01N21/658 , G01N2201/1222 , H01L21/00 , H01L21/67248 , H01L21/67253 , H01L21/687
Abstract: 兹描述根据PECVD工艺来处理基板的设备和方法。调整基板的温度分布，以改变基板各处的沉积速率分布。调整等离子体密度分布，以改变基板各处的沉积速率分布。加热暴露于等离子体的腔室表面，以改善等离子体密度均匀性及减少腔室表面处低品质沉积物的形成。原位量测技术可用于监测沉积工艺的进行，及触发涉及基板温度分布、等离子体密度分布、压力、温度与反应物流量的控制动作。
-
公开(公告)号：CN104395988A
公开(公告)日：2015-03-04
申请号：CN201380033868.5
申请日：2013-06-19
Applicant: 应用材料公司
IPC: H01L21/30 , H01L21/3065
Abstract: 本文描述了用于使用激光及等离子体蚀刻的晶圆切割的均匀遮蔽。在实例中，一种切割具有数个具有凸块或立柱的集成电路的半导体晶圆的方法包括以下步骤：在半导体晶圆之上均匀地旋涂遮罩，该遮罩由覆盖及保护集成电路的层所组成。然后，利用激光划割工艺图案化该遮罩，以提供具有间隙的已图案化遮罩，从而曝露集成电路之间的半导体晶圆的区域。然后，经由已图案化遮罩中的间隙蚀刻半导体晶圆，以分割集成电路。
-
Patent Agency Ranking
公开(公告)号：CN104380437A
公开(公告)日：2015-02-25
申请号：CN201380031988.1
申请日：2013-06-27
Applicant: 应用材料公司
IPC: H01L21/301 , H01L21/78
CPC classification number: H01L21/67155 , B23K26/0624 , B23K26/0661 , B23K26/18 , B23K26/361 , B23K26/40 , B23K2101/40 , B23K2103/172 , B23K2103/50 , H01L21/67069 , H01L21/67115 , H01L21/67207 , H01L21/6835 , H01L21/6836 , H01L21/78 , H01L2221/68327 , H01L2221/68381 , B23K26/06 , B23K2103/16
Abstract: 本发明揭示使用UV可固化胶膜进行激光与等离子体蚀刻的晶圆切割法。形成掩模以覆盖该些形成在晶圆上的集成电路(IC)和任何用于为IC提供连接界面的凸块。利用双面UV可固化胶膜使该半导体晶圆与载体基板耦合。利用激光划线法对该掩模进行图案化以提供具有缝隙的图案化掩模。该图案暴露出位在多个薄膜层(该等薄膜层形成集成电路)下方之该半导体晶圆的多个区域。随后通过该图案化掩模中的缝隙而蚀刻该半导体晶圆以切割该等IC。利用UV照射穿过该载体使该UV可固化胶膜部分固化。接着例如利用取放机个别地使该等已切割的IC脱离该部分固化的胶膜，且该部分固化的胶膜仍附着于该载体基板。随后可进一步固化该UV可固化胶膜以从该载体基板上完全去除该膜。
-
公开(公告)号：CN103582935A
公开(公告)日：2014-02-12
申请号：CN201280027188.8
申请日：2012-05-23
Applicant: 应用材料公司
IPC: H01L21/301
CPC classification number: H01L21/78 , B23K26/364 , B23K26/40 , B23K2103/172 , B23K2103/42 , B23K2103/50 , H01L21/30655 , H01L21/3081 , H01L21/67207 , H01L21/6836 , H01L2221/68327
Abstract: 一种切割具有多个IC的基板的方法。一种方法包括形成多层掩模，该多层掩模包含位于半导体基板上的可溶于溶剂中的第一掩模材料层及位于该第一掩模材料层上的不溶于该溶剂中的第二掩模材料层。使用激光划线工艺对该多层掩模进行图案化以提供具有间隙的图案化掩模。图案化暴露基板介于IC之间的区域。随后，利用第二掩模材料层保护第一掩模材料层免受至少一部分等离子体蚀刻，对该基板进行等离子体蚀刻至贯穿图案化掩模中的间隙，以单体化IC。在单体化之后溶解可溶材料层以去除多层掩模。
-
公开(公告)号：CN117441177A
公开(公告)日：2024-01-23
申请号：CN202280041007.0
申请日：2022-06-09
Applicant: 应用材料公司
Abstract: 提供了用于检测基板工艺的终点的方法和系统。机器学习模型的集合被训练为基于针对基板收集的光谱数据来提供与所述基板的特定类型的计量测量相关联的计量测量值。鉴于与所述特定类型的计量测量相关联的性能评级，选择相应的机器学习模型，以应用于针对未来基板在未来基板工艺期间收集的未来光谱数据。当前光谱数据是在当前基板的当前工艺期间收集的，并且被提供作为对相应的机器学习模型的输入。从所述经训练的机器学习模型的一个或多个输出提取对与所述当前基板对应的相应的计量测量值的指示。响应于确定所述相应的计量测量满足计量测量准则，生成包括终止当前工艺的命令的指示。
-
公开(公告)号：CN104412368A
公开(公告)日：2015-03-11
申请号：CN201380035367.0
申请日：2013-06-20
Applicant: 应用材料公司
IPC: H01L21/301 , H01L21/78
Abstract: 描述了用于切割半导体晶圆及运送单切晶粒的方法。在一实例中，一种用于切割具有多个集成电路在其上的晶圆的方法包含了将该晶圆切割为配置在一切割胶带上方的多个单切晶粒。该方法也包含在该切割胶带上方、该多个单切晶粒上与其间形成一水溶性材料层。
-
公开(公告)号：CN110265328B
公开(公告)日：2023-09-01
申请号：CN201910521735.1
申请日：2015-06-24
Applicant: 应用材料公司
Abstract: 本发明涉及通过原位反馈的晶片放置和间隙控制最佳化。本发明描述了在工艺夹具和基座之间的尺寸控制和监控，和晶片位置测定的装置和方法。所述装置包含：处理夹具；至少一个接近传感器；和基座。所述处理夹具包含处理夹具主体，所述处理夹具主体具有处理夹具底表面、在所述处理夹具主体中的一或多个开口。所述至少一个接近传感器保持在所述处理夹具主体中的所述开口的至少一个之内。所述基座包含基座板，所述基座板具有基座板顶表面、基座中心点，和形成在所述基座板顶表面中与所述基座中心点相距距离RR的一或多个凹槽。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.024 seconds)
