可设置电压摆动控制的读出放大器

    公开(公告)号:CN100353168C

    公开(公告)日:2007-12-05

    申请号:CN03823882.9

    申请日:2003-08-11

    发明人: N·特勒柯

    IPC分类号: G01R19/00 G11C7/06

    摘要: 一种读出放大器(15),可设置成以两种模式运行用来控制读出放大器输出节点(40)上的电压摆动。读出放大器有两条反馈通路(45到35),各反馈通路包括一响应时间快的晶体管(N133)的第一反馈通路(P101、N101、N133)以使电路运行得尽可能快,以及一第二反馈通路(P121、P102、N102、N121、N132、N131)以提供电压摆动控制。在第一种运行模式中,即“增压”(Turbo)模式,两条反馈通路均运行(BOOST=高),以此来提供一较大幅度的摆动控制,因此有较高的读出速度。在第二运行模式中,即“非增压”(non-turbo)模式,仅第一反馈通路运行(BOOST=低),从而允许有更高的稳定性和低能耗。

    通信控制用的双向串行接口

    公开(公告)号:CN101076788A

    公开(公告)日:2007-11-21

    申请号:CN200580020925.1

    申请日:2005-03-18

    IPC分类号: G06F13/00

    摘要: 一种用于串行通信的双向串行接口(见图3),其具有一便于在微控制器(44)和串行接口模块(42)之间的数据传输(46)的控制线(48)。微控制器和串行接口模块皆可以使用控制线来发送控制信号(CTRL),诸如启动信号、接收确认信号、出错信号和停止信号。由于具有一可供发送设备和接收设备两者使用的专用控制线,所以本发明使微控制器或串行接口模块两者都可以启始一通信对话。

    适用于双相脉冲调制的宽窗口解码器电路

    公开(公告)号:CN101065902A

    公开(公告)日:2007-10-31

    申请号:CN200580038232.5

    申请日:2005-08-08

    发明人: D·S·科恩

    IPC分类号: H03K9/08 H03K7/08 H04B14/04

    CPC分类号: H04L25/4902 H03K9/08 H03M9/00

    摘要: 一种双相脉冲调制(DPPM)解码器电路(见图3)可处理一系列其脉冲宽度表示连续的若干M数据位组(例如,00、01、10、11)的高和低脉冲形式的DPPM信号,以便于恢复该信号所携带的数据。M位组的2M种可能的数据值各自对应于2M种不同的脉冲宽度中的一种(见图1)。电路模块(图4所示的47和48)通过管线式传送DPPM信号(43)通过一短延迟链(49)并将延迟的输出(T2…T8)及未延迟的信号输入逻辑“与”门(51A-51C)来确定各脉冲的宽度,51A-51C的输出用于触发寄存器(55A-55C)的定时触发。寄存器在各个信号脉冲开始之时被复位至已知状态,并且如果有定时触发就翻转成相反状态。由逻辑(65)诠释寄存的输出(D8、D6、D4),以获得对应的M位组(DATA_H、DATA_L)。

    具有SiGe源极/漏极区的EEPROM单元的制造

    公开(公告)号:CN101010797A

    公开(公告)日:2007-08-01

    申请号:CN200580029791.X

    申请日:2005-06-20

    发明人: M·I·昌德里

    IPC分类号: H01L21/8238 H01L29/76

    摘要: 一种EEPROM存储单元(400、700)使用硅-锗/硅(305;657、658)和发射极多晶硅薄膜(647、648)来制造浅源极/漏极区(437;753),以便于增大相对于阱(110;510、513)的击穿电压。源极/漏极区被制造成深度约为100nm(0.1μm)且具有约等于或者大于14V的击穿电压。在双极型工艺中的阱的典型击穿电压约为10V。由于获得了增大的击穿电压,所以EEPROM存储单元能与双极型器件一起制于单个集成电路芯片上并且可在共同的半导体生产线上制造。

    差分阈值电压检测器
    6.
    发明公开

    公开(公告)号:CN1965237A

    公开(公告)日:2007-05-16

    申请号:CN200580018259.8

    申请日:2005-04-04

    IPC分类号: G01R19/00 H03K5/153 H03K5/22

    摘要: 一种差分阈值电压电平检测电路(300)接收一差分电压对(VP、VM)作为输入,并将差分对的各个分量施加于一独立的电压位移电路(315)。各个电压位移电路可构成以一调节(318)电流产生同相的位移和非位移版本(VPH、VPL、VMH、VML)的。对于位移的输出差分电压的组来说,位移幅值正比于输入了位移电路的电流并且构成小于所要检测的差分电压峰间值的幅值。在检测器中的电流反射镜包括一基准电流(Iref),其构成为产生一流过电压发生器的电流。该电流幅值足以产生一调节电压输出给该向提供电压位移电路的两个电流调节器件。重叠检测器(500)接收(540-546)两个差分电压对(330、335、370、375)并产生一表示一输入是处于一检测阈值的信号(VOUT)。

    以单一掩模组结合只读元件的非易失性晶体管存储器阵列

    公开(公告)号:CN1957480A

    公开(公告)日:2007-05-02

    申请号:CN200580016660.8

    申请日:2005-03-03

    发明人: A·S·韦纳

    IPC分类号: H01L31/119 H01L31/108

    摘要: 一种具有排列成排及列的相同布局或基底的存储器单元的存储器阵列。存储器单元有些是电可擦可编程只读存储器单元(EEPROM)(图1及图2),而其余存储器单元是只读存储器单元(图3~6),但它们都是用具有同样长度和宽度尺寸大小的一组掩模制成的。在用于EEPROM的掩模组中,一主掩模用于形成耗尽注入物(23,37)。在一种类型的只读存储单元的情况下(图3,4),此掩模主要是被阻挡的,导致形成在源极(25)及漏极(55)之间有非导电的沟道的晶体管(51),在另外的一种类型只读存储器单元(图5及图6)的情况下,同一掩模是不被阻挡,导致形成在源极及漏极之间具有高导电或几乎短路的沟道(65)的晶体管(61)。这两个只读存储器元件被指定为逻辑1及逻辑0,通过在同一块芯片上配置诸排只读存储器单元和诸排EEPROM,可以制成在多方面适用的存储器阵列芯片而不浪费掉芯片上的空间。