公开(公告)号：CN110970365B

公开(公告)日：2022-05-31

申请号：CN201910921779.3

申请日：2019-09-27

申请人： 台湾积体电路制造股份有限公司

发明人： 徐行徽 ,  陈柏年 ,  钟怡萱 ,  谢博璇 ,  林志勇

IPC分类号： H01L21/8234 ,  H01L27/088

摘要： 提供了一种半导体器件结构和形成方法。该方法包括：在半导体衬底上方形成第一半导体鳍和第二半导体鳍。第二半导体鳍比第一半导体鳍宽。该方法还包括：在半导体衬底上方形成栅极堆叠，栅极堆叠延伸跨越第一半导体鳍和第二半导体鳍。该方法还包括：在第一半导体鳍上方形成第一源极/漏极结构，第一源极/漏极结构是p型掺杂的。另外，该方法包括：在第二半导体鳍上形成第二源极/漏极结构，第二源极/漏极结构是n型掺杂的。

公开(公告)号：CN103311185B

公开(公告)日：2015-04-15

申请号：CN201310005524.5

申请日：2013-01-07

申请人： 台湾积体电路制造股份有限公司

发明人： 黄仁安 ,  陈柏年 ,  钟升镇 ,  杨宝如 ,  庄学理

IPC分类号： H01L21/8238 ,  H01L21/28 ,  H01L27/092 ,  H01L29/423

CPC分类号： H01L21/823842 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/823857 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848

摘要： 公开了制造具有混合HK/金属栅极堆叠件的半导体器件的方法。该方法包括提供半导体衬底，该半导体衬底具有位于PFET和NFET区域之间的多个隔离部件，和在半导体衬底上形成栅极堆叠件。在PFET区域中，栅极堆叠件形成为HK/金属栅极。在NFET区域中，栅极堆叠件形成为多晶硅栅极。通过利用另一个多晶硅栅极将高电阻器形成在半导体衬底上。

公开(公告)号：CN103915437A

公开(公告)日：2014-07-09

申请号：CN201310331501.3

申请日：2013-08-01

申请人： 台湾积体电路制造股份有限公司

发明人： 庄学理 ,  陈柏年 ,  杨宝如

IPC分类号： H01L27/088 ,  H01L29/423 ,  H01L21/8234

CPC分类号： H01L21/823462 ,  H01L21/823437 ,  H01L21/82385 ,  H01L21/823857 ,  H01L27/092

摘要： 本发明公开了一种半导体结构以及形成该结构的方法。根据一个实施例，一种结构包括分别位于衬底的三个区内的三种器件。第一器件包括第一栅叠层，并且第一栅叠层包括第一介电层。第二器件包括第二栅叠层，并且第二栅叠层包括第二介电层。第三器件包括第三栅叠层，并且第三器件包括第三介电层。第三介电层的厚度小于第二介电层的厚度，并且第二介电层的厚度小于第一介电层的厚度。第三栅叠层的栅极长度在量上与第一栅叠层的栅极长度和第二栅叠层的栅极长度不同。

公开(公告)号：CN103378099A

公开(公告)日：2013-10-30

申请号：CN201210383289.0

申请日：2012-10-10

申请人： 台湾积体电路制造股份有限公司

发明人： 吴伟成 ,  陈柏年 ,  黄仁安 ,  杨宝如 ,  庄学理

IPC分类号： H01L27/105 ,  H01L21/8238 ,  H01L29/51

CPC分类号： H01L21/823462 ,  H01L21/823842 ,  H01L21/823857 ,  H01L27/0629 ,  H01L29/4925 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

摘要： 本发明描述了一种在衬底的不同区域上具有五个栅极堆叠件的半导体器件及其制造方法。该器件包括半导体衬底和用于隔离衬底上的不同区域的隔离部件。不同区域包括p型场效应晶体管(pFET)核心区、输入/输出pFET(pFET IO)区、n型场效应晶体管(nFET)核心区、输入/输出nFET(nFETIO)区和高电阻器区。本发明提供了用于高k和金属栅极堆叠件的器件和方法。

公开(公告)号：CN103311185A

公开(公告)日：2013-09-18

申请号：CN201310005524.5

申请日：2013-01-07

申请人： 台湾积体电路制造股份有限公司

发明人： 黄仁安 ,  陈柏年 ,  钟升镇 ,  杨宝如 ,  庄学理

IPC分类号： H01L21/8238 ,  H01L21/28 ,  H01L27/092 ,  H01L29/423

CPC分类号： H01L21/823842 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/823857 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848

摘要： 公开了制造具有混合HK/金属栅极堆叠件的半导体器件的方法。该方法包括提供半导体衬底，该半导体衬底具有位于PFET和NFET区域之间的多个隔离部件，和在半导体衬底上形成栅极堆叠件。在PFET区域中，栅极堆叠件形成为HK/金属栅极。在NFET区域中，栅极堆叠件形成为多晶硅栅极。通过利用另一个多晶硅栅极将高电阻器形成在半导体衬底上。

公开(公告)号：CN102915919A

公开(公告)日：2013-02-06

申请号：CN201110399251.8

申请日：2011-12-01

申请人： 台湾积体电路制造股份有限公司

发明人： 庄学理 ,  朱鸣 ,  陈柏年 ,  杨宝如

IPC分类号： H01L21/28 ,  H01L27/02 ,  G06F17/50

CPC分类号： H01L29/42376 ,  G06F17/5068 ,  G06F17/5072 ,  G06F17/5081 ,  H01L21/823437 ,  H01L27/0207 ,  H01L27/0218 ,  H01L27/088 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/785 ,  H01L2223/58

摘要： 本发明公开一种设备以及制造和/或设计这种设备的方法，包括：第一栅极结构，具有宽度(W)和长度(L)；以及第二栅极结构，与第一栅极结构分离大于：的距离。第二栅极结构是第一栅极结构的下一个邻近栅极结构。还描述用于设计集成电路的方法和装置，其包括实现限定栅极结构的分离的设计规则。在实施例中，分离的距离被实施用于相对于基板上的其他栅极结构更大的栅极结构(例如，大于3μm2)。

公开(公告)号：CN101661903B

公开(公告)日：2012-05-30

申请号：CN200910163583.9

申请日：2009-08-28

申请人： 台湾积体电路制造股份有限公司

发明人： 李启弘 ,  陈柏年 ,  费中豪 ,  陈建良 ,  杨文志 ,  庄学理

IPC分类号： H01L21/8234

CPC分类号： H01L27/0629

摘要： 本发明提供一种半导体元件及其制作方法。制作方法包括以下步骤：提供一具有一第一区域与一第二区域的半导体基材；形成一高介电常数层位于该半导体基材之上；形成一盖层位于该高介电常数层之上；形成一金属层位于该盖层之上；移除位于该第二区域的金属层与盖层；形成一多晶硅层位于该第一区域的金属层之上，且位于该第二区域的高介电常数层之上；以及于该第一区域中形成一含有该金属层的有源元件，且于该第二区域中形成不含有该金属层的无源元件。本发明提供的半导体元件及其制作方法，能够解决在整合高介电常数栅极介电层/金属栅极电极于CMOS工艺时产生的材料之间不相容、复杂的工艺、以及热预算等问题。

公开(公告)号：CN113053888A

公开(公告)日：2021-06-29

申请号：CN202011276805.0

申请日：2020-11-16

申请人： 台湾积体电路制造股份有限公司

发明人： 吴沛勳 ,  韩铭鸿 ,  陈柏年 ,  林志勇

IPC分类号： H01L27/092 ,  H01L21/8238

摘要： 在此提供一种集成电路和半导体装置。此半导体装置包括基板；位于基板上的输入/输出装置；位于基板上的核心装置。此输入/输出装置包括第一栅极结构，其具有界面层；第一高介电常数介电质堆叠，其位于界面层上；以及导电层，其位于第一高介电常数介电质堆叠上并与之物理接触。核心装置包括包括第二栅极结构，其具有界面层；第二高介电常数介电质堆叠，其位于界面层上；以及导电层，其位于第二高介电常数介电质堆叠上并与之物理接触。第一高介电常数介电质堆叠包括第二高介电常数介电质堆叠及第三介电层。

公开(公告)号：CN103730370B

公开(公告)日：2017-03-01

申请号：CN201310206600.9

申请日：2013-05-29

申请人： 台湾积体电路制造股份有限公司

发明人： 庄学理 ,  陈柏年 ,  吴伟成 ,  杨宝如

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/10 ,  H01L29/36

CPC分类号： H01L29/1054 ,  H01L21/26506 ,  H01L21/2822 ,  H01L21/823807 ,  H01L29/66477

摘要： 本发明提供了提升MOSFET性能和NBTI的方法和结构，并公开了形成p型场效晶体管（pFET）结构的方法的一个实施例。该方法包括：在半导体衬底上形成掩模层，掩模层包括开口，开口露出半导体衬底的半导体区；通过掩模层的开口对半导体衬底执行n型掺杂物的离子注入，在半导体区内形成n型阱（n阱）；以及穿过掩模层的开口对半导体衬底执行锗（Ge）沟道注入，在n阱中形成Ge沟道注入区。

公开(公告)号：CN102769029B

公开(公告)日：2015-11-25

申请号：CN201110368821.7

申请日：2011-11-17

申请人： 台湾积体电路制造股份有限公司

发明人： 庄学理 ,  宋明相 ,  陈国基 ,  朱鸣 ,  陈柏年 ,  杨宝如

IPC分类号： H01L29/423 ,  H01L27/02 ,  H01L21/28 ,  H01L21/02

CPC分类号： H01L27/0266 ,  H01L29/0653 ,  H01L29/402 ,  H01L29/41775 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/4966 ,  H01L29/4983 ,  H01L29/66484 ,  H01L29/66545 ,  H01L29/66659 ,  H01L29/66666 ,  H01L29/66681 ,  H01L29/7835

摘要： 本发明公开了一种具有栅极叠层的器件，该器件包括漏极、源极、以及栅极叠层。栅极叠层具有栅极介电层、直接位于栅极介电层顶部上的栅极导电层、以及直接位于栅极导电层的顶部上的第一栅极层和第二栅极层。第一栅极层的第一电阻高于第二栅极层的第二电阻。第二栅极层是导电的，与栅极导电层电连接，并且具有接触端，该接触端被配置为作为器件的栅极的接触端。还公开了该栅极叠层的制造方法。