公开(公告)号：CN106573770B

公开(公告)日：2019-08-06

申请号：CN201480079265.3

申请日：2014-06-27

申请人： 英特尔公司

发明人： J·A·穆诺茨 ,  D·E·尼科诺夫 ,  K·J·库恩 ,  P·泰奥法尼斯 ,  C·帕瓦申 ,  K·林 ,  S·金

IPC分类号： B81B7/02

CPC分类号： B82B1/005 ,  B81B3/0016 ,  B81B7/02 ,  B81B2201/014 ,  B81B2203/0118 ,  B82B1/002 ,  B82B3/0023 ,  B82Y15/00 ,  B82Y25/00 ,  B82Y40/00 ,  H01H1/0094 ,  H01H1/54 ,  H01H59/0009 ,  H01L29/66227 ,  H01L29/82 ,  H01L29/84 ,  Y10S977/732 ,  Y10S977/838 ,  Y10S977/888 ,  Y10S977/938

摘要： 描述了用于操作电压的改进的范围和悬臂的尺寸的改进的控制的具有纳米磁铁的纳米机电(NEMS)器件。例如，在实施例中，纳米机电(NEMS)器件包括衬底层、设置在衬底层上方的第一磁性层、设置在第一磁性层上方的第一电介质层、设置在第一电介质层上方的第二电介质层、以及设置在第二电介质层上方的悬臂。当将电压施加到悬臂时，悬臂从第一位置朝着衬底层弯曲到第二位置。

公开(公告)号：CN106298981A

公开(公告)日：2017-01-04

申请号：CN201610676009.3

申请日：2016-08-16

申请人： 中国电子科技集团公司第二十四研究所

发明人： 崔伟 ,  张霞 ,  朱坤峰 ,  黄东 ,  钱呈 ,  谭开洲 ,  杨永晖 ,  梁柳洪 ,  汪璐

IPC分类号： H01L29/94 ,  H01L21/336

CPC分类号： H01L29/94 ,  H01L29/66227

摘要： 本发明提供一种与MOS管集成的双多晶电容结构及制造方法，该方法首先制作双多晶电容的下极板和介质层，然后在制作MOS管的多晶硅栅的同时制作双多晶电容上极板，由此可以减少MOS管多晶硅栅的侧壁残留，另外，相比于在制作MOS管的多晶硅栅的同时制作双多晶电容下极板，可以提高多晶电容上极板厚度，这样可以避免接触孔过刻蚀时引起的双多晶电容短路，并可以减小接触电阻。

公开(公告)号：CN106024902A

公开(公告)日：2016-10-12

申请号：CN201610587157.8

申请日：2016-07-22

申请人： 泰科天润半导体科技(北京)有限公司

发明人： 申占伟 ,  张峰 ,  陈彤

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/78 ,  H01L29/66227

摘要： 一种具有高阻断特性的SiC基穿通型沟槽MOSFET的制作方法，所制作的MOSFET具有较高的阻断能力，包括：在SiC第一导电类型的衬底上外延生长多层不同掺杂的SiC外延层形成SiC基片，自下而上为第一导电类型缓冲层、第一导电类型漂移层、第二导电类型体区层、第一导电类型源区层，其中第一导电类型漂移层厚度满足一定穿通条件；形成主沟槽，主沟槽的两个槽角处具有圆弧化，沟槽底部无圆弧化的结构；刻蚀SiC基片形成终端结构；刻蚀SiC基片形成基区沟槽；在主沟槽中形成包括厚底部二氧化硅层、初级栅氧化层、次级栅氧化层三部分的栅氧化层；形成栅电极；在基区沟槽中形成源极金属接触，在SiC衬底的背面形成漏极金属接触，并形成欧姆接触；淀积钝化层并通孔金属互连。

公开(公告)号：CN104282568A

公开(公告)日：2015-01-14

申请号：CN201310282319.3

申请日：2013-07-06

申请人： 中国科学院微电子研究所

发明人： 梁擎擎 ,  金智 ,  钟汇才 ,  朱慧珑 ,  刘新宇

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC分类号： H01L29/78 ,  H01L29/0603 ,  H01L29/0642 ,  H01L29/66227

摘要： 本发明提供了一种半导体结构的制造方法。在衬底上形成一层石墨烯，形成伪栅、侧墙、源/漏区、源/漏延伸区，刻蚀源/漏区暴露出的石墨烯，形成第一介质层，再去除伪栅以及伪栅下面的石墨烯，形成栅介质层和栅电极，形成第二介质层，最后刻蚀接触孔，填充接触孔以形成接触塞。相应地，本发明还提供了一种半导体结构，利于减小源/漏延伸区的寄生电阻和寄生电容。

公开(公告)号：CN103839780A

公开(公告)日：2014-06-04

申请号：CN201410098298.4

申请日：2014-03-17

申请人： 上海华虹宏力半导体制造有限公司

发明人： 刘宪周

IPC分类号： H01L21/02 ,  H01L21/28 ,  H01L29/06

CPC分类号： H01L29/0603 ,  H01L21/265 ,  H01L21/28 ,  H01L29/66227 ,  H01L29/68

摘要： 本发明提供了一种沟槽功率器件及其制作方法，所述制作方法包括：提供包括有源区和终端结构区的半导体衬底；在有源区形成第一沟槽，在终端结构区形成第二沟槽；在第一沟槽中形成沟槽功率器件的栅极，同时在第二沟槽中靠近有源区的侧壁与底部沉积多晶硅，所述多晶硅在远离有源区的一侧呈弧形；在半导体衬底上沉积介质层，填充第二沟槽；在有源区的介质层上形成通孔，并进行两次离子注入，在通孔暴露出的半导体衬底中形成第一掺杂区和第二掺杂区；进行后续的半导体工艺。避免在终端结构中形成通孔，从而省略现有技术中在通孔中沉积硼磷硅玻璃，并进行回流与刻蚀的步骤，降低了工艺的复杂程度，提高了沟槽功率器件的再现性。

公开(公告)号：CN107910356A

公开(公告)日：2018-04-13

申请号：CN201711002677.9

申请日：2017-10-24

申请人： 全球能源互联网研究院

发明人： 崔磊 ,  金锐 ,  潘艳 ,  赵岩 ,  温家良 ,  徐向前 ,  刘双宇 ,  周哲 ,  朱涛 ,  刘江 ,  徐哲 ,  赵哿 ,  王耀华

IPC分类号： H01L29/06 ,  H01L21/336

CPC分类号： H01L29/0657 ,  H01L29/66227

摘要： 本发明提供了一种垂直型高压功率器件高效终端结构及其制作方法。该结构包括衬底、设置在衬底上表面的场环掺杂区、场板与衬底之间的隔离绝缘层、衬底背面的掺杂区、电极结构、钝化层结构。本发明提供的技术方案所得的垂直型高压功率器件高效终端结构，具有效率高、隔离绝缘层应力小、稳定性好、易加工的特点。

公开(公告)号：CN107731930A

公开(公告)日：2018-02-23

申请号：CN201710947178.0

申请日：2017-10-12

申请人： 华南理工大学

发明人： 宁洪龙 ,  刘贤哲 ,  姚日晖 ,  胡诗犇 ,  张啸尘 ,  李晓庆 ,  张建东 ,  徐苗 ,  王磊 ,  彭俊彪

IPC分类号： H01L29/786 ,  H01L21/336

CPC分类号： H01L29/786 ,  H01L29/66227

摘要： 本发明属于显示器件技术领域，公开了一种氧化锡基半导体薄膜晶体管及其制备方法。所述氧化锡基半导体薄膜晶体管由玻璃基板、栅极、栅极绝缘层、有源层和源/漏电极构成，所述的有源层为非晶掺硅氧化锡薄膜。本发明以非晶掺硅氧化锡作为有源层，所得TFT器件无需退火即可获得不错的器件性能，有效地节约生产成本。具有良好的应用前景。

公开(公告)号：CN106653862A

公开(公告)日：2017-05-10

申请号：CN201710060034.3

申请日：2017-01-24

申请人： 京东方科技集团股份有限公司 ,  成都京东方光电科技有限公司

发明人： 秦心宇

IPC分类号： H01L29/786 ,  H01L21/336 ,  H01L27/12 ,  H01L21/265

CPC分类号： H01L27/1214 ,  H01L21/265 ,  H01L27/1259 ,  H01L29/66227 ,  H01L29/78618

摘要： 本申请实施例提供一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法，以降低薄膜晶体管由于有源层的缩短而产生短沟道效应的几率，提高薄膜晶体管的性能。所述薄膜晶体管，包括：设置在衬底基板上方的有源层，设置在所述有源层一侧的源极以及设置在所述有源层另一侧的漏极，设置在所述有源层上方或下方的栅极，以及设置在所述有源层与所述栅极之间的栅极绝缘层；其中，所述源极与所述有源层之间还设置有连接所述源极与所述有源层的第一反型电极，所述漏极与所述有源层之间还设置有连接所述漏极与所述有源层的第二反型电极，所述第一反型电极与所述源极的导电类型相反，所述第二反型电极的导电类型与所述漏极的导电类型相反。

公开(公告)号：CN103871840A

公开(公告)日：2014-06-18

申请号：CN201410098300.8

申请日：2014-03-17

申请人： 上海华虹宏力半导体制造有限公司

发明人： 刘宪周

IPC分类号： H01L21/02 ,  H01L21/265 ,  H01L29/06

CPC分类号： H01L29/0615 ,  H01L21/265 ,  H01L29/66227 ,  H01L29/68

摘要： 本发明提供了一种沟槽功率器件及其制作方法，包括：提供包括有源区和终端结构区的半导体衬底；进行第一次离子注入，形成第一掺杂区；在有源区上形成掩膜层以及掩膜层的侧墙；在有源区形成第一沟槽，在终端结构区形成第二沟槽；在第一沟槽中形成栅极，同时在第二沟槽中形成在远离有源区的一侧呈弧形的多晶硅；去除侧墙，进行第二次离子注入，形成第二掺杂区；去除掩膜层，在半导体衬底上沉积介质层；进行后续的半导体工艺。不用在终端结构区上形成通孔，降低了工艺的复杂程度，提高了沟槽功率器件的再现性，并且可以在一定程度上减小终端结构区的宽度；同时第二次离子注入使用的是砷离子，可以获得较低的导通电阻。

公开(公告)号：CN103531627A

公开(公告)日：2014-01-22

申请号：CN201210232193.4

申请日：2012-07-05

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 王文博 ,  卜伟海

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/66227 ,  H01L29/0843

摘要： 本发明公开了一种半导体器件及其制造方法，通过在源/漏极区刻蚀半导体基底形成凹槽后，利用选择化学气相沉积形成衬垫层并刻蚀，以在凹槽两侧壁处形成导电类型与半导体基底相同，且杂质浓度高于半导体基底的扩散阻挡层，并继续在凹槽内外延形成与所述扩散阻挡层导电类型相反的源/漏极区，因此，由于源/漏极区之间设置了与源/漏极区导电类型相反的扩散阻挡层，中和了由源/漏极区向沟道区横向扩散的杂质，从而无需增加栅极侧壁的厚度，减小了整个器件的体积，并降低了源漏极之间的串联电阻。