利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

148 条记录 (耗时 0.017 秒)

    APPARATUS AND METHOD FOR IMPROVING COMPUTER MEMORY SPEED AND CAPACITY
    12.
    发明公开
    APPARATUS AND METHOD FOR IMPROVING COMPUTER MEMORY SPEED AND CAPACITY 审中-公开
    设备和方法改进的计算机内存的速度与能力

    公开(公告)号：EP1092337A1

    公开(公告)日：2001-04-18

    申请号：EP99930417.3

    申请日：1999-06-22

    申请人： Karabatsos, Chris

    发明人： Karabatsos, Chris

    IPC分类号： H05K1/14

    CPC分类号： H05K1/029 ,  H05K1/14 ,  H05K2201/10159 ,  H05K2201/10212 ,  H05K2201/10689

    摘要： A method and apparatus for enhancing memory speed and capacity utilizes a set of electronic switches (24) to isolate the computer data bus (2) from the memory chips (16, 32, 34, 36). The apparatus includes one or more multi-sides memory boards (10, 12, 14) with etched leads (30, 42), lands and feed-through. The memory chips may be mounted on either one side or both sides of each board. Connection between the memory board and the motherboard is made by means of a comb of contact fingers (5) or edge-connector which mates with a connector (8) on the motherboard (28). The data lines and address lines of the computer bus are distinct from each other, and routed to the memory board via the edge connector (8). A set of CMOS TTL or FET switches (24) is located adjacent to the comb (5), and are switched on and off by a decoded combination of address, control, or data lines or by a distinct enable line provided by the CPU (3), controller or other decoding means located on the motherboard (28). As a result, only the memory chips actually required for the memory access are switched on, so that the other memory chips are isolated from the data bus (2). Because of this isolation, the capacitance of the non-switched components is not seen by the data bus, resulting in a lower overall capacitance, and a higher inherent memory access.

    Vorrichtung zur Identifizierung von elektronischen Geräten
    16.
    发明公开
    Vorrichtung zur Identifizierung von elektronischen Geräten 审中-公开
    Vorrichtung zur Identifizierung von elektronischenGeräten

    公开(公告)号：EP0905828A2

    公开(公告)日：1999-03-31

    申请号：EP98117385.9

    申请日：1998-09-15

    申请人： Siemens Nixdorf Informationssysteme AG

    发明人： Schlosser, Stephan

    IPC分类号： H01R29/00

    CPC分类号： H05K7/1455 ,  G06K19/04 ,  H05K1/0266 ,  H05K1/029 ,  H05K1/0293 ,  H05K1/0393 ,  H05K1/118 ,  H05K2201/09063 ,  H05K2201/0999 ,  H05K2203/0195 ,  H05K2203/175

    摘要： Die an einer Gehäusewandung (A) vorgesehenen Markierungen sind aus wenigstens zwei schlitzartigen, durch Querstege (Q2,Q4) kodierbaren Aussparungen (A1...A4) gebildet, wobei längs dieser Aussparungen einzelne Leiterbahnen (L1...L4) geführt sind, die im Bereich der Querstege (Q2,Q4) eine Sollbruchstelle (SB1...SB4) aufweisen. Ein Kodierstecker (C) mit mehreren, den einzelnen Aussparungen zugeordneten kammartig angeordneten Stegen, die im Bereich der Querstege eine Einkerbung (E1...E4) aufweisen, bewirkt, dass die Leiterbahnen (L1...L4) bei vorhandenem Quersteg (Q2,Q4) an der Sollbruchstelle (SB2,SB4) unterbrochen werden. Die Leiterbahnen (L1...L4) sind an einem Ende jeweils getrennt mit einer Auswertelogik und am anderen Ende über eine gemeinsame Rückleitung (RL) mit einem Bezugspotential verbunden, so dass sich für die Kombination aus unterbrochenen und nicht unterbrochenen Leiterbahnen ein entsprechendes Binärsignal ergibt.

    摘要翻译： 外壳壁（A）上的标记由可由横向腹板（Q2，Q4）编码的两个槽型凹部形成。 在这些凹槽处分开导体路径（L1-L4），并且在横向腹板（Q2，Q4）的区域中具有标称断裂点（SB1，SB4）。 提供了编码插头（C），其具有梳状布置并分配给各个凹部（A1，A4）的多个网（S1，S4）。 梳状网（S1-S4）在横向腹板的区域中具有凹陷，从而基于存在横向腹板（Q2，Q4）的导体路径被中断，基于该区域中的剪切运动 的标称断裂点（SB2，SB4）。 导体路径（L1-4.4）一端连接到评估逻辑，另一端经由公共返回线（RL）连接到参考电位。

    Multi-layer circuit construction method and structures with customization features and components for use therein
    18.
    发明公开
    Multi-layer circuit construction method and structures with customization features and components for use therein 失效
    多层电路构造方法和具有用于其中的定制特征和组件的结构

    公开(公告)号：EP0834921A2

    公开(公告)日：1998-04-08

    申请号：EP97203302.1

    申请日：1992-12-30

    申请人： TESSERA, INC.

    发明人： Distefano, Thomas H. ,  Khandros, Igor ,  Grube, Gary W. ,  Ehrenberg, Scott G.

    IPC分类号： H01L23/538

    CPC分类号： H05K3/462 ,  H01L21/4857 ,  H01L23/5383 ,  H01L2924/0002 ,  H01L2924/09701 ,  H01R12/523 ,  H05K1/0287 ,  H05K1/029 ,  H05K1/0298 ,  H05K3/4038 ,  H05K3/4069 ,  H05K3/4602 ,  H05K3/4623 ,  H05K2201/0195 ,  H05K2201/0305 ,  H05K2201/09509 ,  H05K2201/09536 ,  H05K2201/096 ,  H05K2201/09609 ,  H05K2201/09945 ,  H05K2201/10378 ,  H05K2201/10666 ,  H05K2203/175 ,  H01L2924/00

    摘要： The invention relates to a method of making a multi-layer circuit assembly. Said method comprises the steps of providing a first circuit panel (544) having a dielectric body with oppositely directed top and bottom surfaces, contacts (538) on its top surface at locations of a first pattern, terminals (530) on its bottom surface, and through-conductors (527) electrically connected to said terminals and extending to the top surface of the panel, and a second circuit panel (562) having a dielectric body with a bottom surface and terminals (530) at locations of said first pattern on the bottom surface of such panel, said providing step including the step of customizing said first circuit panel by selectively treating the top surface of such panel so that less than all of the through conductors of such panel are connected to contacts of such panel; stacking said circuit panels in superposed, top-surface to bottom surface relation so that the top surface of said first circuit panel faces the bottom surface of said second circuit panel at a first interface and said first patterns on said facing surfaces are in registration with one another, with said contacts of said first panel being aligned with said terminals of said second panel at least some locations of said inregistration patterns; and non-selectively connecting all of said aligned contacts and terminals at said interface, whereby less than all of said through conductors of said customized panel are connected to terminals of said adjacent panel. The invention also relates to a multi-layer circuit assembly.

    摘要翻译： 本发明涉及一种制造多层电路组件的方法。 所述方法包括以下步骤：提供具有电介质体的第一电路面板（544），所述电介质体具有相反指向的顶部和底部表面，其顶表面上的第一图案位置处的触点（538），其底表面上的端子（530） 和电连接到所述端子并延伸到所述面板的顶表面的贯穿导体（527），以及第二电路板（562），所述第二电路板（562）具有电介质体，所述电介质体具有底表面和在所述第一图案的位置处的端子 所述提供步骤包括定制所述第一电路板的步骤，所述步骤通过选择性地处理所述板的顶部表面以使得所述板的所有贯通导体都少于所述板的触点连接; 将所述电路面板叠置成叠置的顶面到底面关系，使得所述第一电路面板的顶面在第一界面处面向所述第二电路面板的底面，并且在所述面对的表面上的所述第一图案与一个 另一方面，所述第一面板的所述触点与所述第二面板的所述端子对准所述对齐图案的至少一些位置; 并且在所述接口处非选择性地连接所有所述对齐的触点和端子，由此所述定制面板的少于所有的所述贯通导体连接到所述相邻面板的端子。 本发明还涉及一种多层电路组件。

    Beleuchtungseinrichtung, insbesondere Notbeleuchtungseinrichtung für das Innere von Wasserfahrzeugen
    19.
    发明公开
    Beleuchtungseinrichtung, insbesondere Notbeleuchtungseinrichtung für das Innere von Wasserfahrzeugen 失效
    Beleuchtungseinrichtung，insbesondere Notbeleuchtungseinrichtungfürdas Innere von Wasserfahrzeugen。

    公开(公告)号：EP0677695A2

    公开(公告)日：1995-10-18

    申请号：EP95105069.9

    申请日：1995-04-05

    申请人： airsigna GmbH + Co. KG

    发明人： Schilling, Horst Dieter

    IPC分类号： F21P1/00 ,  F21V31/00

    CPC分类号： H05K1/189 ,  F21S4/24 ,  F21S8/032 ,  F21S43/14 ,  F21S43/15 ,  F21V31/00 ,  F21W2107/20 ,  F21Y2115/10 ,  H05K1/029 ,  H05K2201/10106 ,  H05K2203/175

    摘要： Herkömmliche Notbeleuchtungseinrichtungen bestehen aus starren Modulen mit elektrischen Steckverbindungen. Diese Module sind nicht feuchtigkeitsdicht ausgebildet. Daher muß beim Verlegen der Beleuchtungseinrichtung das Gehäuse abgedichtet werden.
    Bei der erfindungsgemäßen Beleuchtungseinrichtung (10) ist der Träger (19) als flexible Trägerbahn ausgebildet. Dem Träger (19), Leuchtkörpern (18) und Leitern (20,21,22) ist eine feuchtigkeitsdichte Schutzhülle (25) zugeordnet. Die derart ausgebildete Beleuchtungseinrichtung (10) läßt sich mit besonders geringem Aufwand verlegen.

    摘要翻译： 用于船舶内部的应急照明系统在柔性载板（19）上具有灯泡（18）并通过电缆连接。 通过保护层（25）将与板连接的方式制成水密性。 灯泡可以串联或并联。 它们与至少两个灯泡分组，每组至少两个并联。 每个灯泡都有镇流电阻。 承载板具有覆盖其的箔并且设置在具有透明盖的壳体内，壳体被设置在地板中。 还有一组象形图与灯泡相结合。 灯泡具有介于100和140度之间的辐射角。