公开(公告)号：JP2015050384A

公开(公告)日：2015-03-16

申请号：JP2013182363

申请日：2013-09-03

申请人： ルネサスエレクトロニクス株式会社 ,  Renesas Electronics Corp

发明人： TAKAHASHI SATOSHI ,  KARIYAZAKI SHUICHI

IPC分类号： H01L23/12 ,  H01L23/02 ,  H01L25/00

CPC分类号： H01L23/04 ,  H01L21/50 ,  H01L23/3675 ,  H01L23/3736 ,  H01L23/49838 ,  H01L23/50 ,  H01L23/544 ,  H01L23/562 ,  H01L24/09 ,  H01L24/13 ,  H01L24/16 ,  H01L24/48 ,  H01L24/49 ,  H01L24/74 ,  H01L24/97 ,  H01L25/165 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/54486 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/0913 ,  H01L2224/13101 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48465 ,  H01L2224/49171 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/92125 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/0132 ,  H01L2924/13091 ,  H01L2924/15311 ,  H01L2924/16152 ,  H01L2924/181 ,  H01L2924/19105 ,  H01L2924/19106 ,  H05K1/0266 ,  H05K3/3442 ,  H05K3/3489 ,  H05K2201/066 ,  H05K2201/09781 ,  H05K2201/1056 ,  H05K2201/10636 ,  H05K2203/0169 ,  H05K2203/0173 ,  H05K2203/167 ,  H05K2203/168 ,  Y02P70/611 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2924/014

摘要： 【課題】配線基板に対する電子部品の搭載位置に誤差が生じることを抑制する。【解決手段】第1半導体チップSC1は、主面SFC3及び裏面SFC4を有している。裏面SFC4は、主面SFC3の反対側の面である。配線基板ISUBは矩形であり、主面SFC1及び裏面SFC2を有している。主面SFC1には、第1半導体チップSC1が搭載されている。リッドLIDは、配線基板ISUBの主面SFC1及び第1半導体チップSC1を覆う。電子部品ELP1は、配線基板ISUBの裏面SFC2に搭載されている。そして、配線基板ISUBの主面SFC1は、少なくとも互いに対向する2つの角に、リッドLIDに覆われていない非被覆領域を有している。【選択図】図2

摘要翻译： 要解决的问题：抑制相对于布线板的电子部件安装位置的误差的发生。解决方案：半导体器件包括：具有主表面SFC3和后表面SFC4的第一半导体芯片SC1，其中 后表面SFC4是与主表面SFC3相反的一侧的表面; 在第一半导体芯片SC1安装在主面SFC1上的具有矩形形状和主面SFC1和后面SFC2的布线板ISUB; 覆盖布线板ISUB的主面SFC1和第一半导体芯片SC1的盖子LID; 以及安装在布线板ISUB的背面SFC2上的电子部件ELP1。 布线板ISUB的主表面SFC1至少在彼此相对的两个角上未被盖子LID覆盖的未覆盖区域。