公开(公告)号：JP6397307B2

公开(公告)日：2018-09-26

申请号：JP2014220542

申请日：2014-10-29

申请人： 東京エレクトロン株式会社

发明人： 鈴木 大介 ,  千葉 洋一郎 ,  山田 匠

IPC分类号： C23C16/56 ,  H01L21/768 ,  H01L23/522 ,  H01L21/205

CPC分类号： H01L21/28525 ,  C23C16/045 ,  C30B1/023 ,  C30B29/06 ,  C30B29/08 ,  H01L21/0243 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/28556 ,  H01L21/324 ,  H01L21/743 ,  H01L21/76843 ,  H01L21/76876 ,  H01L21/76879

公开(公告)号：JP2018113484A

公开(公告)日：2018-07-19

申请号：JP2018080942

申请日：2018-04-19

申请人： インテル・コーポレーション

发明人： ムールティ、アナンド エス. ,  グラス、グレン エー. ,  ガーニ、タヒア ,  ピラリセティ、ラヴィ ,  ムカージー、ニロイ ,  カヴァリエロス、ジャック ティ. ,  コトリャール、ロザ ,  ラチマディ、ウィリー ,  リュー、マーク ワイ.

IPC分类号： H01L29/78 ,  H01L29/786 ,  H01L21/336

CPC分类号： H01L29/0676 ,  H01L21/02532 ,  H01L21/28512 ,  H01L21/28525 ,  H01L21/3215 ,  H01L21/76831 ,  H01L23/535 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/0615 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/165 ,  H01L29/167 ,  H01L29/36 ,  H01L29/41791 ,  H01L29/42392 ,  H01L29/45 ,  H01L29/456 ,  H01L29/4966 ,  H01L29/66477 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66681 ,  H01L29/66931 ,  H01L29/7785 ,  H01L29/78 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851

摘要： 【課題】ホウ素ド−プゲルマニウムの濃度が高いトランジスタを提供する。 【解決手段】インサイチュホウ素(B)ドープゲルマニウム(Ge)またはBドープシリコンゲルマニウム(SiGe)を高濃度BドープGe層で被覆したものを、ソース領域およびドレイン領域110、112ならびに対応する先端領域110B、112Bに選択エピタキシャル堆積により設ける。Ge濃度は、50原子%を超えて最高で100原子%としてよく、B濃度は、1E20cm−3を超えてよい。バッファは、Ge濃度および/またはB濃度が漸次変化しており、複数の層の界面を改善するために用いられる。エピタキシャル−金属界面においてGeにドープされているBの濃度は実質的に、先端部の急峻性を劣化されることなく、寄生抵抗を低減する。 【選択図】 図1B

公开(公告)号：JP6150724B2

公开(公告)日：2017-06-21

申请号：JP2013270893

申请日：2013-12-27

申请人： 東京エレクトロン株式会社

发明人： 柿本 明修 ,  千葉 洋一郎 ,  山田 匠 ,  鈴木 大介

IPC分类号： H01L21/205 ,  H01L21/302 ,  H01L21/768 ,  H01L21/28

CPC分类号： H01L21/76877 ,  C30B1/023 ,  C30B29/06 ,  H01L21/28525 ,  H01L21/28531 ,  H01L21/67109 ,  H01L21/76879 ,  C30B25/00 ,  H01L21/02667

公开(公告)号：JP5926045B2

公开(公告)日：2016-05-25

申请号：JP2011265947

申请日：2011-12-05

申请人： アイメック ,  IMEC ,  カトリーケ・ユニフェルシテイト・ルーヴァン ,  Katholieke Universiteit Leuven

发明人： クーン・マルテンス ,  ロヘル・ロー ,  ジョージ・キットル

IPC分类号： H01L21/28

CPC分类号： H01L21/28525

公开(公告)号：JPWO2013190759A1

公开(公告)日：2016-02-08

申请号：JP2014520877

申请日：2013-04-23

申请人： パナソニックIpマネジメント株式会社

发明人： 良太 境田 ,  良太 境田 ,  高橋　信義 ,  信義 高橋 ,  幸作 佐伯 ,  幸作 佐伯

IPC分类号： H01L27/146 ,  H01L21/28 ,  H01L21/768 ,  H01L23/522 ,  H01L29/41 ,  H01L29/417

CPC分类号： H01L27/307 ,  H01L21/28525 ,  H01L21/76889 ,  H01L21/76895 ,  H01L21/76897 ,  H01L23/485 ,  H01L27/14612 ,  H01L27/14643 ,  H01L51/441 ,  H01L2924/0002 ,  H01L2924/00

摘要： 固体撮像素子が備える撮像画素は、基板(100)に形成された拡散領域である電荷蓄積部(102)と、基板上における電荷蓄積部の側方に形成されたゲート電極(103)と、電荷蓄積部の上に形成された絶縁膜(300)と、該絶縁膜を貫通して電荷蓄積部と接続された、半導体からなるコンタクトプラグ(200)とを有している。コンタクトプラグは、その下部が絶縁膜に埋め込まれ、且つその上部が絶縁膜から露出している。コンタクトプラグの上部の表面には、シリサイド(210)が形成されており、電荷蓄積部及びゲート電極には、シリサイドが形成されていない。

摘要翻译： 成像像素到该固态成像装置包括电荷存储单元是形成在所述电荷存储部分的一侧的基板（103），电荷在形成于基板（100）和（102）的扩散区，栅电极 和形成在所述存储单元（300），通过绝缘膜连接到所述电荷累积部分上的绝缘膜，和一个接触插塞（200），其包括半导体。 接触插塞，嵌在绝缘膜的下部，并且其上部从绝缘膜露出。 接触插塞，硅化物（210）的上表面上形成，所述电荷存储部分和所述栅极电极不形成硅化物。

公开(公告)号：JP5714721B2

公开(公告)日：2015-05-07

申请号：JP2013546134

申请日：2011-09-30

申请人： インテル コーポレイション

发明人： グラス,グレン,エー. ,  マーシー,アナンド,エス. ,  ガーニ,タヒル

IPC分类号： H01L29/78 ,  H01L29/417 ,  H01L21/336

CPC分类号： H01L29/0676 ,  H01L21/02532 ,  H01L21/28512 ,  H01L21/28525 ,  H01L23/535 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/167 ,  H01L29/36 ,  H01L29/41791 ,  H01L29/45 ,  H01L29/456 ,  H01L29/4966 ,  H01L29/66477 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66681 ,  H01L29/78 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851

公开(公告)号：JP2014501452A

公开(公告)日：2014-01-20

申请号：JP2013546135

申请日：2011-09-30

申请人： インテル・コーポレーション

发明人： グラス、グレン、エー． ,  ムールティ、アナンド、エス． ,  ガーニ、タヒア

IPC分类号： H01L21/336 ,  H01L21/28 ,  H01L29/78

CPC分类号： H01L29/0676 ,  H01L21/02532 ,  H01L21/28512 ,  H01L21/28525 ,  H01L21/3215 ,  H01L21/76831 ,  H01L23/535 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/0615 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/165 ,  H01L29/167 ,  H01L29/36 ,  H01L29/41791 ,  H01L29/42392 ,  H01L29/45 ,  H01L29/456 ,  H01L29/4966 ,  H01L29/66477 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66681 ,  H01L29/66931 ,  H01L29/7785 ,  H01L29/78 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851

摘要： 従来のデバイスと比較して、寄生接触抵抗が低減されたトランジスタデバイスを形成する技術が開示される。 この技術は、例えば、シリコン又はシリコンゲルマニウム（ＳｉＧｅ）ソースドレイン領域上に形成される一連の金属のような標準的なコンタクト積層構造に適用できる。 このような実施形態の一例によれば、ボロンがドープされた中間に位置するゲルマニウム層が、ソース／ドレイン金属とコンタクト金属との間に設けられて、接触抵抗が大幅に低減される。 本開示によれば、平面型及び非平面型トランジスタ構造（例えば、ＦｉｎＦＥＴ）の両方並びに歪み及び歪みなしチャネル構造を含む、数多くのトランジスタ構造及び好適な製造プロセスが明らかとなる。 濃度を段階的に変化させたバッファを使用して、転位の不一致を低減させることができる。 本技術は特に、Ｐ型デバイスの実装に好適であるが、必要に応じてＮ型デバイスにも適用可能である。
【選択図】図５Ｆ

摘要翻译： 公开了用于形成具有高掺杂硼掺杂锗的源区和漏区的晶体管器件的技术。 在一些实施例中，使用在源极和漏极区域及其对应的尖端区域中的选择性外延沉积来提供原位硼掺杂锗或者掺杂有硼掺杂锗层的硼掺杂硅锗。 在一些这样的情况下，锗浓度可以例如超过50原子％且高达100原子％，并且硼浓度可以例如超过1E20cm-3。 可以使用提供梯度锗和/或硼浓度的缓冲液来更好地接合不同的层。 锗在外延金属界面掺杂的硼的浓度有效地降低了寄生电阻而不降低尖端突然性。 这些技术可以例如在平面或非平面晶体管器件中实现。

公开(公告)号：JP5303008B2

公开(公告)日：2013-10-02

申请号：JP2011157571

申请日：2011-07-19

申请人： 株式会社神戸製鋼所

发明人： 剛彰 前田 ,  博行 奥野 ,  嘉宏 横田

IPC分类号： H01L21/28

CPC分类号： H01L23/53223 ,  H01L21/28525 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/76841 ,  H01L21/76867 ,  H01L29/161 ,  H01L29/165 ,  H01L29/401 ,  H01L29/456 ,  H01L29/7395 ,  H01L29/7802 ,  H01L2924/0002 ,  H01L2924/00

摘要： Provided is a semiconductor element in which atomic interdiffusion between a semiconductor region and an electrode is suppressed and increase in the interface resistance is suppressed even in cases where the semiconductor element is exposed to high temperatures during the production processes or the like. A semiconductor element of the present invention is provided with: a semiconductor region that contains silicon; an electrode that contains aluminum; and a diffusion preventing layer that is interposed between the semiconductor region and the electrode and contains germanium. The germanium content in at least a part of the diffusion preventing layer is 4 at% or more.

公开(公告)号：JP4583646B2

公开(公告)日：2010-11-17

申请号：JP2001084530

申请日：2001-03-23

申请人： 株式会社ハイニックスセミコンダクターHynix Semiconductor Inc.

发明人： 東 石 申 ,  又 碩 鄭 ,  鳳 洙 金

IPC分类号： H01L21/28 ,  H01L21/283 ,  H01L21/285 ,  H01L21/768 ,  H01L21/8242 ,  H01L27/108

CPC分类号： H01L21/28525 ,  H01L21/28562

公开(公告)号：JP2010245495A

公开(公告)日：2010-10-28

申请号：JP2009158769

申请日：2009-07-03

申请人： Kobe Steel Ltd ,  株式会社神戸製鋼所

发明人： KAWAKAMI NOBUYUKI ,  MIKI AYA ,  OCHI MOTOTAKA ,  MORITA SHINYA ,  YOKOTA YOSHIHIRO ,  FUKUMA SHINYA ,  GOTO YASUSHI

IPC分类号： H01L21/28 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/768 ,  H01L23/52 ,  H01L29/78 ,  H01L29/786

CPC分类号： H01L23/53238 ,  G02F1/136286 ,  G02F2001/13629 ,  G02F2001/136295 ,  H01L21/28525 ,  H01L21/76843 ,  H01L27/124 ,  H01L29/458 ,  H01L2924/0002 ,  H01L2924/00

摘要： PROBLEM TO BE SOLVED: To provide a direct contact technique by which a barrier metal layer between a Cu based alloy wiring composed of pure Cu or Cu alloy and a semiconductor layer is eliminated, and the Cu based alloy wiring is directly and securely connected to the semiconductor layer within a wide range of process margin. SOLUTION: A wiring structure has the semiconductor layer and Cu based alloy film composed of pure Cu or Cu alloy on a substrate in their order from the substrate side, and includes a laminate structure of: a (N, C, F, O) layer containing at least a kind of element selected from a group comprising nitrogen, carbon, fluorine and oxygen, between the semiconductor layer and Cu based alloy film in their order from the substrate side; and a Cu-Si diffusion layer containing Cu and Si. Any of elements such as nitrogen, carbon, fluorine and oxygen composing the (N, C, F, O) layer is coupled to Si of the semiconductor layer. COPYRIGHT: (C)2011,JPO&INPIT

摘要翻译： 要解决的问题：提供一种直接接触技术，通过该技术，消除了由纯Cu或Cu合金构成的Cu基合金布线与半导体层之间的阻挡金属层，并且Cu基合金布线直接且可靠地 在宽范围的工艺范围内连接到半导体层。 解决方案：一种布线结构在基板上从基板侧开始依次具有由纯Cu或Cu合金构成的半导体层和Cu基合金膜，并且包括：（N，C，F， O）层，从半导体层和Cu基合金膜之间起依次包含从氮，碳，氟和氧中选择的至少一种元素; 以及含有Cu和Si的Cu-Si扩散层。 构成（N，C，F，O）层的元素如氮，碳，氟和氧等与半导体层的Si耦合。 版权所有（C）2011，JPO＆INPIT