公开(公告)号：KR20210033261A

公开(公告)日：2021-03-26

申请号：KR1020190114770A

申请日：2019-09-18

申请人： 삼성전자주식회사

发明人： 설진경 ,  김선철 ,  김평완

IPC分类号： H01L23/367 ,  H01L23/00 ,  H01L23/31 ,  H01L23/373 ,  H01L23/485 ,  H01L23/498 ,  H01L25/065

CPC分类号： H01L25/0657 ,  H01L23/367 ,  H01L23/16 ,  H01L23/31 ,  H01L23/3736 ,  H01L23/3738 ,  H01L23/485 ,  H01L23/49816 ,  H01L23/53242 ,  H01L24/14 ,  H01L24/17 ,  H01L24/46

摘要： 이종소재 침니를 포함하는 반도체 패키지가 설명된다. 상기 반도체 패키지는 기판, 상기 기판 상에 실장된 반도체 스택, 상기 기판 및 상기 반도체 스택 사이의 언더필, 상기 반도체 스택 및 상기 언더필의 표면을 컨포멀하게 덮는 절연층, 상기 반도체 스택의 상부에 배치되는 침니, 및 상기 침니의 측면들을 둘러싸는 몰딩재를 포함할 수 있다. 상기 반도체 스택은 상대적으로 높은 레벨의 제1 상면 및 상대적으로 낮은 레벨의 제2 상면을 가질 수 있다. 상기 침니는, 상기 반도체 스택의 상기 제1 상면 및 제2 상면 상에 제공되고 평탄한 상면을 갖는 열 전도성 충진재, 상기 열 전도성 충진재 상의 열 전도성 스페이서, 및 상기 열 전도성 스페이서 상의 보호층을 포함할 수 있다. 상기 보호층은 상부가 노출될 수 있다. 상기 침니는, 상기 열 전도성 충진재 및 열 전도성 스페이서 사이에 배치되는 접착층을 더 포함할 수 있다.

公开(公告)号：KR102231205B1

公开(公告)日：2021-03-25

申请号：KR1020140161944A

申请日：2014-11-19

申请人： 삼성전자주식회사

发明人： 유정균 ,  쉬웨이화 ,  이충호 ,  이형종

IPC分类号： H01L29/786

CPC分类号： H01L23/5226 ,  H01L29/78645 ,  H01L21/823871 ,  H01L23/485 ,  H01L27/0883 ,  H01L27/0886 ,  H01L27/092 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L27/088 ,  H01L27/0924 ,  H01L2924/0002

摘要： 반도체 장치 및 그 제조 방법이 제공된다. 상기 반도체 장치는, 제1 영역과 제2 영역을 포함하는 기판, 상기 제1 영역과 상기 제2 영역 상에 각각 형성된 제1 트랜지스터 및 제2 트랜지스터, 상기 제1 트랜지스터 상에 형성된 제1 컨택, 및 상기 제2 트랜지스터 상에 형성된 제2 컨택을 포함하되, 상기 제1 컨택은 제1 두께의 제1 일함수 조절막과, 상기 제1 일함수 조절막 상에 형성되는 제1 도전층을 포함하고, 상기 제2 컨택은 상기 제1 두께와 다른 제2 두께의 제2 일함수 조절막과, 상기 제2 일함수 조절막 상에 형성되는 제2 도전층을 포함하고, 상기 제1 컨택과 상기 제2 컨택은 서로 다른 일함수를 갖는다.

公开(公告)号：KR102226140B1

公开(公告)日：2021-03-11

申请号：KR1020157028787A

申请日：2014-03-14

申请人： 셀가드 엘엘씨

发明人： 리에 쉬 ,  질. 브이. 왓슨 ,  로날드 더블유. 콜 ,  로니 이. 스미스

IPC分类号： H01M50/409 ,  H01M10/0525

CPC分类号： H01L23/485 ,  B32B27/32 ,  B32B37/06 ,  B32B37/12 ,  B32B5/18 ,  H01L23/3107 ,  H01M10/0525 ,  H01M50/403 ,  H01M50/411 ,  H01M50/44 ,  H01M50/449 ,  B32B2250/22 ,  B32B2250/246 ,  B32B2255/20 ,  B32B2266/025 ,  B32B2307/204 ,  B32B2307/54 ,  B32B2307/558 ,  B32B2323/04 ,  B32B2323/10 ,  B32B2457/10 ,  H01L21/568 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/24 ,  H01L2224/24145 ,  H01L2224/32145 ,  H01L2224/73267 ,  H01L2224/82 ,  H01L2224/96 ,  H01L2924/19104 ,  H01M10/052 ,  Y02E60/10

摘要： 리튬 이차 전지용 다층 전지 분리막은 건식 공정 멤브레인의 제1층 및 이에 결합된 습식 공정 멤브레인의 제2층을 포함한다. 제1층은 폴리프로필렌계 수지로 제조될 수 있다. 제2층은 폴리에틸렌계 수지로 제조될 수 있다. 분리막은 두 개 이상의 층을 가질 수 있다. 분리막은 약 1.5-3.0 범위의 TD/MD 인장 강도 비율을 가질 수 있다. 분리막은 약 35.0 마이크론 이하의 두께를 가질 수 있다. 분리막은 약 630 gf 보다 큰 천공 강도를 가질 수 있다. 분리막은 적어도 약 2000V의 절연 파괴를 가질 수 있다.

公开(公告)号：KR20210027567A

公开(公告)日：2021-03-11

申请号：KR1020190105755A

申请日：2019-08-28

申请人： 삼성전자주식회사

发明人： 김선철 ,  오경석 ,  김태훈 ,  김평완

IPC分类号： H01L23/367 ,  H01L23/00 ,  H01L23/16 ,  H01L23/29 ,  H01L23/31 ,  H01L23/485

CPC分类号： H01L23/367 ,  H01L25/0652 ,  H01L23/4334 ,  H01L23/16 ,  H01L23/293 ,  H01L23/31 ,  H01L23/485 ,  H01L23/562 ,  H01L24/46 ,  H01L25/0657 ,  H01L25/18 ,  H01L25/50 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/06586 ,  H01L2225/06589 ,  H01L23/3128 ,  H01L23/49816

摘要： 본 발명의 일 실시예는, 패키지 기판, 상기 패키지 기판 상에 배치되는 제1 반도체 칩, 상기 제1 반도체 칩의 상면의 일부 영역 상에 배치되는 적어도 하나의 제2 반도체 칩, 상기 제1 반도체 칩 및 제2 반도체 칩의 표면들에 배치되는 절연막, 상기 절연막 상에 배치되며, 적어도 상기 제2 반도체 칩이 배치되지 않는 상기 제1 반도체 칩의 상면의 다른 일부 영역 및 상기 제2 반도체 칩의 상면의 일부 영역 상에 위치하는 방열 부재, 상기 패키지 기판 상에 배치되며, 상기 방열 부재의 상면의 적어도 일부가 노출되도록 상기 제1 반도체 칩, 상기 제2 반도체 칩 및 상기 방열 부재를 봉합하는 몰딩 부재 및 상기 방열 부재 및 상기 몰딩 부재 상에 배치되는 보강 부재를 포함하는 반도체 패키지를 제공한다.

公开(公告)号：KR20210026758A

公开(公告)日：2021-03-10

申请号：KR1020190108009A

申请日：2019-09-02

申请人： 삼성전기주식회사

发明人： 오융 ,  김상훈 ,  고영국 ,  장용순

IPC分类号： H01L23/14 ,  H01L23/00 ,  H01L23/13 ,  H01L23/48 ,  H01L23/485 ,  H01L23/522 ,  H01L23/525

CPC分类号： H01L23/142 ,  H01L23/562 ,  H01L23/13 ,  H01L23/481 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/525 ,  H01L23/5383 ,  H01L23/5386 ,  H01L24/06 ,  H01L21/56 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L23/3128 ,  H01L2924/15311

摘要： 본 개시는 절연층, 상기 절연층의 하측에 배치된 제1배선층, 및 상기 절연층의 상측에 배치된 제2배선층을 포함하며, 상기 제1배선층이 제1패드패턴을 포함하고, 상기 제2배선층이 제2패드패턴을 포함하는, 배선기판; 상기 절연층의 하면 상에 배치되며, 상기 제1패드패턴의 적어도 일부에 대응되는 영역을 관통하는 제1개구부를 갖는 제1패시베이션층; 상기 절연층의 상면 상에 배치되며, 상기 제2패드패턴의 적어도 일부에 대응되는 영역을 관통하는 제2개구부를 갖는 제2패시베이션층; 및 상기 제2패시베이션층 상에 배치되며, 상기 제2개구부를 노출시키는 관통부를 갖는 보강층; 을 포함하며, 상기 제1배선층의 상면은 상기 절연층의 하면보다 상측에 위치하는, 패키지 기판에 관한 것이다.

公开(公告)号：KR20210026539A

公开(公告)日：2021-03-10

申请号：KR1020190107476A

申请日：2019-08-30

申请人： 삼성전자주식회사

发明人： 김다혜 ,  이석현 ,  박정호

IPC分类号： H01L25/075 ,  H01L23/29 ,  H01L23/31 ,  H01L23/485 ,  H01L23/525

CPC分类号： H01L25/167 ,  H01L33/62 ,  H01L25/0753 ,  H01L23/293 ,  H01L23/3135 ,  H01L23/485 ,  H01L23/525 ,  H01L27/156 ,  H01L33/486 ,  H01L33/56

摘要： 본 발명의 일 실시예는, 제1 배선층을 갖는 제1 배선 부재, 상기 제1 배선 부재 상에 배치되며, 상기 제1 배선 부재의 제1 배선층과 전기적으로 연결되는 반도체 칩, 상기 제1 배선 부재 상에 배치되며, 상기 반도체 칩의 적어도 일부를 봉합하는 제1 몰딩 부재, 상기 반도체 칩 및 상기 제1 몰딩 부재 상에 배치되며, 제2 배선층을 갖는 제2 배선 부재, 상기 제1 배선 부재 및 상기 제2 배선 부재 사이에 배치되어 상기 제1 배선층과 상기 제2 배선층을 전기적으로 연결하는 상호 연결 부재, 상기 제2 배선 부재 상에 배치되며, 상기 제2 배선층과 전기적으로 연결되며, 상기 제2 배선 부재를 향하는 제1 면 및 상기 제1면의 반대측인 제2 면을 가지며, 상기 제2면 상에 배치되는 복수의 발광 소자들을 포함하는 발광 소자 집합체 및 상기 제2 배선 부재 상에 배치되며, 상기 복수의 발광 소자들이 노출되도록 상기 발광 소자 집합체를 봉합하는 제2 몰딩 부재를 포함하는 디스플레이 모듈 패키지를 제공한다.

公开(公告)号：KR102225107B1

公开(公告)日：2021-03-09

申请号：KR1020197017290A

申请日：2018-02-13

申请人： 레이던 컴퍼니

发明人： 제프리 알. 라로슈 ,  에두아르도 엠. 슘베스 ,  켈리 피. 아이피 ,  토마스 이. 카지오르

IPC分类号： H01L29/778 ,  H01L21/28 ,  H01L21/285 ,  H01L21/324 ,  H01L21/768 ,  H01L23/48 ,  H01L23/485 ,  H01L29/20 ,  H01L29/417 ,  H01L29/45 ,  H01L29/66

CPC分类号： H01L29/7783 ,  H01L21/324 ,  H01L21/28264 ,  H01L21/28575 ,  H01L21/28581 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/485 ,  H01L29/2003 ,  H01L29/4175 ,  H01L29/452 ,  H01L21/28587

摘要： 기판 상에 배치되는 III족-N 반도체층을 갖는 반도체 구조체. 상기 III족-N 반도체층과 접촉하는 다중층의 전기 접촉 구조체는 III족-N 반도체층과 접촉하는 금이 없는 접촉층; 및 상기 금이 없는 접촉층과 전기적으로 연결되는 금이 없는 전기 전도성 에칭 저지층(etch stop layer)을 포함한다. 전기 전도성 비아(electrically conductive via)는 기판을 통해 에칭 저지층으로 통과한다. 이러한 구조체는 복수의 전극 구조체를 포함하고, 각각은 소스 전극 구조체, 드레인 전극 구조체 및 게이트 전극 구조체 중 대응하는 하나를 제공한다. 소스 전극 구조체, 드레인 전극 구조체 및 게이트 전극 구조체는 전기 접촉 구조체 및 전극 접촉을 포함한다. 전극 접촉은 동일한 금이 없는 구조체를 가지며, 동일 평면 상의 상부면을 갖는다.

公开(公告)号：JP6330415B2

公开(公告)日：2018-05-30

申请号：JP2014066349

申请日：2014-03-27

申请人： 富士通株式会社

发明人： 近藤 大雄 ,  佐藤 信太郎 ,  横山 直樹 ,  佐藤 元伸

IPC分类号： H01L21/768 ,  H01L23/532 ,  H01L21/28 ,  H01L21/336 ,  H01L29/786 ,  B82Y40/00 ,  H01L21/3205

CPC分类号： H01L21/823871 ,  H01L21/28525 ,  H01L21/28556 ,  H01L21/28575 ,  H01L21/76838 ,  H01L21/76877 ,  H01L21/76885 ,  H01L21/76897 ,  H01L21/8258 ,  H01L21/84 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/53276 ,  H01L27/0922 ,  H01L27/1203 ,  H01L27/124 ,  H01L27/1259 ,  H01L29/16 ,  H01L29/201 ,  H01L29/267 ,  H01L29/45 ,  H01L29/66742 ,  H01L29/78681 ,  H01L29/78684 ,  H01L2221/1094 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：JP2017188669A

公开(公告)日：2017-10-12

申请号：JP2017048872

申请日：2017-03-14

申请人： インフィネオン テクノロジーズ アーゲー ,  INFINEON TECHNOLOGIES AG

发明人： ヒレ, フランク ,  ジョシ, ラヴィ ケシャブ ,  フッガー, ミヒャエル ,  ハンベル, オリヴァー ,  ラースカ, トーマス ,  ミュラー, マティーアス ,  ロート, ローマン ,  シェファー, カルステン ,  シュルツェ, ハンス−ヨアヒム ,  シュルツェ, ホルガー ,  スタインブレナー, ユルゲン ,  ウムバッハ, フランク

IPC分类号： H01L21/285 ,  H01L21/28

CPC分类号： H01L23/53209 ,  H01L21/76846 ,  H01L21/76861 ,  H01L21/76898 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53238

摘要： 【課題】 金属接着およびバリア構造体を備える半導体デバイスならびに半導体デバイスを形成する方法を提供する。 【解決手段】 半導体デバイスの一実施形態は、半導体本体に電気接続された金属構造体を備える。金属構造体と半導体本体との間に金属接着およびバリア構造体がある。金属接着およびバリア構造体は、チタンおよびタングステンを含む層と、チタンおよびタングステンを含む層上のチタン、タングステン、および窒素を含む層とを備える。 【選択図】 図1

公开(公告)号：JP2016525274A

公开(公告)日：2016-08-22

申请号：JP2016515942

申请日：2014-07-30

申请人： クアルコム,インコーポレイテッド

发明人： クリスティーン・サン−アン・ハウ−リッジ ,  ヨウ−ウェン・ヤウ ,  ケヴィン・パトリック・カフェイ ,  リザベス・アン・ケザー ,  ジーン・エイチ・マカリスター ,  レイナンテ・タムナン・アルヴァラド ,  スティーヴ・ジェイ・ベズク ,  ダミオン・ブライアン・ガステルム

IPC分类号： H01L23/12

CPC分类号： H01L23/485 ,  H01L21/76841 ,  H01L21/76895 ,  H01L23/525 ,  H01L23/53238 ,  H01L23/53266 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/0231 ,  H01L2224/02331 ,  H01L2224/0239 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05009 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05083 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05548 ,  H01L2224/05572 ,  H01L2224/05582 ,  H01L2224/05583 ,  H01L2224/05647 ,  H01L2224/05657 ,  H01L2224/1134 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/94 ,  H01L2924/01074 ,  H01L2924/00014 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/014

摘要： いくつかの実装態様が、基板と、基板に結合されるいくつかの金属層および誘電体層と、複数の金属層のうちの1つに結合されるパッドと、パッドに結合される第1の金属再分配層と、第1の金属再分配層に結合される第2の金属再分配層とを含む半導体デバイス(たとえば、ダイ)を提供する。第2の金属再分配層は、コバルトタングステンリン材料を含む。いくつかの実装態様では、第1の金属再分配層は銅層である。いくつかの実装態様では、半導体デバイスはさらに、第1のアンダーバンプメタライゼーション(UBM)層と、第2のアンダーバンプメタライゼーション(UBM)層とを含む。

摘要翻译： 若干实现方式，在基板和，用一些金属层和介电层被键合到基板上，耦合到多个金属层中的一个的焊盘，所述第一耦合到所述垫 提供金属再分布层，半导体装置和接合至第一金属再分布层的第二金属再分布层（例如，裸片）。 第二金属再分布层包括钴钨磷材料。 在一些实施方案中，第一金属再分布层为铜层。 在一些实施方式中，半导体器件还包括：第一凸点下金属化（UBM）层，以及第二凸点下金属化（UBM）层。