公开(公告)号：US07657809B1

公开(公告)日：2010-02-02

申请号：US10718445

申请日：2003-11-19

申请人： Sandeep Bhatia

发明人： Sandeep Bhatia

IPC分类号： G01R31/28

CPC分类号： G01R31/318563

摘要： A method for testing an integrated circuit includes scanning test data from an input and an output pin into a first scan chain during a first state of a clock cycle, and scanning test data from the same input and output pins into a second scan chain during a second state of the clock cycle.

摘要翻译： 一种用于测试集成电路的方法包括在时钟周期的第一状态期间将测试数据从输入和输出引脚扫描到第一扫描链中，以及在第一扫描链期间将测试数据从相同的输入和输出引脚扫描到第二扫描链中 时钟周期的第二个状态。

公开(公告)号：US20090190656A1

公开(公告)日：2009-07-30

申请号：US12367425

申请日：2009-02-06

申请人： David A. BAER ,  Jeff Tingley ,  Aleksandr Movshovich ,  Brad Grossman ,  Brian F. Schoner ,  Chengfuh Jeffrey Tang ,  Chuck Monahan ,  Darren D. Neuman ,  David Chao Hua Wu ,  Francis Cheung ,  Greg A. Kranawetter ,  Hoang Nhu ,  Hsien-Chih Jim Tseng ,  Iue-Shuenn Chen ,  James D. Sweet ,  Jeffrey S. Bauch ,  Keith LaRell Klinger ,  Patrick Law ,  Rajesh Mamidwar ,  Dan Simon ,  Sang Van Tran ,  Shawn V. Johnson ,  Steven T. Jaffe ,  Thu T. Nguyen ,  Ut Nguyen ,  Yao-Hua Steven Tseng ,  Brad Delanghe ,  Ben Giese ,  Jason Demas ,  Lakshman Ramakrishnan ,  Sandeep Bhatia ,  Guang-Ting Shih ,  Tracy C. Denk

发明人： David A. BAER ,  Jeff Tingley ,  Aleksandr Movshovich ,  Brad Grossman ,  Brian F. Schoner ,  Chengfuh Jeffrey Tang ,  Chuck Monahan ,  Darren D. Neuman ,  David Chao Hua Wu ,  Francis Cheung ,  Greg A. Kranawetter ,  Hoang Nhu ,  Hsien-Chih Jim Tseng ,  Iue-Shuenn Chen ,  James D. Sweet ,  Jeffrey S. Bauch ,  Keith LaRell Klinger ,  Patrick Law ,  Rajesh Mamidwar ,  Dan Simon ,  Sang Van Tran ,  Shawn V. Johnson ,  Steven T. Jaffe ,  Thu T. Nguyen ,  Ut Nguyen ,  Yao-Hua Steven Tseng ,  Brad Delanghe ,  Ben Giese ,  Jason Demas ,  Lakshman Ramakrishnan ,  Sandeep Bhatia ,  Guang-Ting Shih ,  Tracy C. Denk

IPC分类号： H04N11/04 ,  H04N11/02

CPC分类号： H04N21/426 ,  H04N5/4401 ,  H04N5/44504 ,  H04N5/46 ,  H04N7/035 ,  H04N21/4263 ,  H04N21/4305 ,  H04N2005/91364

摘要： A television on a chip (TVOC) system that provides a cost effective approach for providing television functionality on a single integrated circuit chip is disclosed. A TVOC includes the functionality necessary to receive and display television signals in a variety of input and output formats. A TVOC can be used in set-top boxes for cable and satellite television, or directly within a television. All functionality provided can be provided on a single integrated circuit. TVOC includes a data transport module, an IF demodulator, a digital audio engine, an analog audio engine, a digital video engine, and an analog video engine. The TVOC also includes three sets of interfaces including output interfaces, control interfaces and ancillary interfaces. Further features and embodiments provide enhanced functionality and increased efficiencies.

摘要翻译： 公开了一种提供用于在单个集成电路芯片上提供电视功能的成本有效方法的芯片上的电视（TVOC）系统。 TVOC包括以各种输入和输出格式接收和显示电视信号所必需的功能。 TVOC可用于有线和卫星电视的机顶盒，或直接在电视机内使用。 所提供的所有功能可以在单个集成电路上提供。 TVOC包括数据传输模块，IF解调器，数字音频引擎，模拟音频引擎，数字视频引擎和模拟视频引擎。 TVOC还包括三套接口，包括输出接口，控制接口和辅助接口。 其他特征和实施例提供增强的功能和提高的效率。

公开(公告)号：US07366397B2

公开(公告)日：2008-04-29

申请号：US10166824

申请日：2002-06-11

申请人： Frederick G. Walls ,  Sandeep Bhatia ,  Joshua J. Stults ,  Vijayanand Aralaguppe ,  Sherman (Xuemin) Chen ,  Daniel Z. Simon

发明人： Frederick G. Walls ,  Sandeep Bhatia ,  Joshua J. Stults ,  Vijayanand Aralaguppe ,  Sherman (Xuemin) Chen ,  Daniel Z. Simon

IPC分类号： H04N5/76 ,  H04N7/00

CPC分类号： H04N21/4341 ,  H04N5/76 ,  H04N5/783 ,  H04N9/79 ,  H04N9/7921 ,  H04N21/4147 ,  H04N21/4305 ,  H04N21/8455

摘要： Systems and method for processing v-chip data for an MPEG-2 decoder with personal video recording functionality are provided. In one example, a system that processes V-Chip data with personal video recording functionality may include a data transport engine and a video decoder. The video decoder may be coupled to the data transport engine and may be adapted to parse out V-Chip data.

摘要翻译： 提供了用于处理具有个人视频记录功能的MPEG-2解码器的v码片数据的系统和方法。 在一个示例中，用个人视频记录功能处理V-Chip数据的系统可以包括数据传输引擎和视频解码器。 视频解码器可以耦合到数据传输引擎，并且可以适于解析V-Chip数据。

公开(公告)号：US20070245285A1

公开(公告)日：2007-10-18

申请号：US11590657

申请日：2006-10-30

申请人： Qi Wang ,  Ankur Gupta ,  Pinhong Chen ,  Christina Chu ,  Manish Pandey ,  Huan-Chih Tsai ,  Sandeep Bhatia ,  Yonghao Chen ,  Steven Sharp ,  Vivek Chickermane ,  Patrick Gallagher

发明人： Qi Wang ,  Ankur Gupta ,  Pinhong Chen ,  Christina Chu ,  Manish Pandey ,  Huan-Chih Tsai ,  Sandeep Bhatia ,  Yonghao Chen ,  Steven Sharp ,  Vivek Chickermane ,  Patrick Gallagher

IPC分类号： G06F17/50

CPC分类号： G06F17/505 ,  G06F17/5022 ,  G06F17/5081 ,  G06F2217/78

摘要： A method of adding power control circuitry to a circuit design at each of an RTL and a netlist level comprising: demarcating multiple power domains within the circuit design; specifying multiple power modes each power mode corresponding to a different combination of on/off states of the multiple demarcated power domains; and defining isolation behavior relative to respective power domains.

摘要翻译： 一种将功率控制电路添加到RTL和网表级别中的每一个处的电路设计的方法，包括：划分所述电路设计内的多个电源域; 指定多个功率模式，每个功率模式对应于多个划分的功率域的开/关状态的不同组合; 并定义相对于各自的功率域的隔离行为。

公开(公告)号：US20070217518A1

公开(公告)日：2007-09-20

申请号：US11748948

申请日：2007-05-15

申请人： Ramanujan Valmiki ,  Sandeep Bhatia

发明人： Ramanujan Valmiki ,  Sandeep Bhatia

IPC分类号： H04N7/12

CPC分类号： G06T9/007 ,  G06F15/80 ,  G09G5/001 ,  G09G5/02 ,  G09G5/024 ,  G09G5/026 ,  G09G5/06 ,  G09G5/12 ,  G09G5/14 ,  G09G5/28 ,  G09G5/346 ,  G09G5/36 ,  G09G5/363 ,  G09G2300/0408 ,  G09G2310/0224 ,  G09G2320/0247 ,  G09G2340/02 ,  G09G2340/0407 ,  G09G2340/0428 ,  G09G2340/06 ,  G09G2340/10 ,  G09G2340/12 ,  G09G2340/125 ,  G09G2360/02 ,  G09G2360/121 ,  G09G2360/125 ,  G09G2360/126 ,  G09G2360/128 ,  H04N5/126 ,  H04N5/14 ,  H04N5/4401 ,  H04N5/44504 ,  H04N5/44508 ,  H04N5/44591 ,  H04N5/45 ,  H04N5/46 ,  H04N7/00 ,  H04N7/0135 ,  H04N9/45 ,  H04N9/641 ,  H04N9/642 ,  H04N11/143 ,  H04N11/20 ,  H04N19/42 ,  H04N19/423 ,  H04N19/436 ,  H04N19/44 ,  H04N19/61 ,  H04N21/42204 ,  H04N21/42653 ,  H04N21/4305 ,  H04N21/4316 ,  H04N21/434 ,  H04N21/4438 ,  H04N21/47 ,  Y10S502/506

摘要： A video and graphics system processes video data including both analog video, e.g., NTSC/PAL/SECAM/S-video, and digital video, e.g., MPEG-2 video in SDTV or HDTV format. The video and graphics system includes a video decoder, which is capable of concurrently decoding multiple SLICEs of MPEG-2 video data. The video decoder includes multiple row decoding engines for decoding the MPEG-2 video data. Each row decoding engine concurrently decodes two or more rows of the MPEG-2 video data. The row decoding engines have a pipelined architecture for concurrently decoding multiple rows of MPEG-2 video data. The video decoder may be integrated on an integrated circuit chip with other video and graphics system components such as transport processors for receiving one or more compressed data streams and for extracting video data, and a video compositor for blending processed video data with graphics.

摘要翻译： 视频和图形系统处理包括模拟视频（例如NTSC / PAL / SECAM / S视频）和数字视频（例如，以SDTV或HDTV格式的MPEG-2视频）的视频数据。 视频和图形系统包括视频解码器，其能够同时解码MPEG-2视频数据的多个SLICE。 视频解码器包括用于解码MPEG-2视频数据的多行解码引擎。 每行解码引擎同时解码MPEG-2视频数据的两行或多行。 行解码引擎具有用于同时解码多行MPEG-2视频数据的流水线架构。 视频解码器可以集成在具有其他视频和图形系统组件的集成电路芯片上，诸如用于接收一个或多个压缩数据流并用于提取视频数据的传输处理器，以及用于将经处理的视频数据与图形混合的视频合成器。

公开(公告)号：US20060133251A1

公开(公告)日：2006-06-22

申请号：US11017000

申请日：2004-12-20

申请人： Arul Thangaraj ,  Sandeep Bhatia

发明人： Arul Thangaraj ,  Sandeep Bhatia

IPC分类号： G11B5/09

CPC分类号： H04N19/00533 ,  G11B27/10 ,  H04N7/56 ,  H04N19/44 ,  H04N21/2368 ,  H04N21/4307 ,  H04N21/4341

摘要： Presented herein is a system, method, and apparatus for audio and video synchronization. In one embodiment, there is presented a method for displaying audio data and video data. The method comprises examining a plurality of portions of the audio data, where each of said plurality of portions of audio data is associated with a time stamp; examining a plurality of portions of the video data, where each of said plurality of portions of the video data is associated with a time stamp; decoding one of the portions of the video data; and decoding one of the portions of the audio data while decoding the one of the portions of the video data. The difference between the time stamp associated with the one of the portions of the video data and the time stamp associated with the one of the portions of the audio data is within a certain margin of error from a predetermined offset.

摘要翻译： 这里呈现的是用于音频和视频同步的系统，方法和装置。 在一个实施例中，提出了一种用于显示音频数据和视频数据的方法。 该方法包括检查音频数据的多个部分，其中音频数据的所述多个部分中的每一个与时间戳相关联; 检查视频数据的多个部分，其中视频数据的所述多个部分中的每一个与时间戳相关联; 解码视频数据的一部分; 以及在对所述视频数据的所述一部分进行解码的同时对所述音频数据的一部分进行解码。 与视频数据的一个部分相关联的时间标记与与音频数据的一个部分相关联的时间标记之间的差异在预定偏移量的一定的误差范围内。

公开(公告)号：US06983017B2

公开(公告)日：2006-01-03

申请号：US10045194

申请日：2001-10-19

申请人： Sherman (Xuemin) Chen ,  Jason Demas ,  Sandeep Bhatia

发明人： Sherman (Xuemin) Chen ,  Jason Demas ,  Sandeep Bhatia

IPC分类号： H04N7/12 ,  H04N11/02

CPC分类号： H04N19/90 ,  H04N19/126 ,  H04N19/159 ,  H04N19/162 ,  H04N19/172 ,  H04N19/174 ,  H04N19/428 ,  H04N19/61

摘要： A method and apparatus are provided for implementing an enhanced reduced memory mode (RMM) of decoding HDTV MPEG-2 video stream. In one instance, the RMM mode is adaptively enabled with up/down conversion by using the picture-type information. In another instance, the RMM mode is provided by performing anchor-frame compression/decompression by using adaptive DPCM technique with picture-type information. The quantization (PCM) tables are generated using the Lloyd algorithm. Further, the predictor for each pixel is determined by a use of the Graham rule.

公开(公告)号：US20050281342A1

公开(公告)日：2005-12-22

申请号：US10874621

申请日：2004-06-22

申请人： Gaurav Aggarwal ,  M.K. Subramanian ,  Sandeep Bhatia ,  Santosh Savekar ,  K. Shivapirakasan

发明人： Gaurav Aggarwal ,  M.K. Subramanian ,  Sandeep Bhatia ,  Santosh Savekar ,  K. Shivapirakasan

IPC分类号： H04B1/66 ,  H04N5/783 ,  H04N5/91

CPC分类号： H04N5/783 ,  Y10S348/901

摘要： Presented herein are systems and methods for slow motion and high speed for digital video. In one embodiment, there is presented a method for displaying pictures. The method comprises displaying a top field from a particular picture, for a predetermined number of consecutive vertical synchronization pulses; and displaying a bottom field from the particular picture for the predetermined number of consecutive vertical synchronization pulses.

摘要翻译： 这里提出了用于数字视频的慢动作和高速度的系统和方法。 在一个实施例中，提供了一种用于显示图片的方法。 该方法包括：对于预定数量的连续垂直同步脉冲显示来自特定图像的顶场; 并且从特定图像显示预定数量的连续垂直同步脉冲的底场。

公开(公告)号：US20050099326A1

公开(公告)日：2005-05-12

申请号：US10996159

申请日：2004-11-23

申请人： Manoj Singhal ,  Sandeep Bhatia ,  Srinivasa Mpr

发明人： Manoj Singhal ,  Sandeep Bhatia ,  Srinivasa Mpr

IPC分类号： H03M7/40

CPC分类号： H03M7/40

摘要： Present herein is a low memory and MIPS efficient technique for decoding Huffman codes using multi-stage, multi-bits lookup at different levels. A binary tree is cut at levels depending on the quotient of the number of existing nodes and the number of possible nodes.

公开(公告)号：US20050036614A1

公开(公告)日：2005-02-17

申请号：US10736125

申请日：2003-12-15

申请人： Ramadas Pai ,  Manoj Vajhallya ,  Chhavi Kishore ,  Bhaskar Sherigar ,  Himakiran Kodihalli ,  Sandeep Bhatia ,  Gaurav Aggarwal ,  Sivagururaman Mahadevan ,  Vijayanand Aralaguppe

发明人： Ramadas Pai ,  Manoj Vajhallya ,  Chhavi Kishore ,  Bhaskar Sherigar ,  Himakiran Kodihalli ,  Sandeep Bhatia ,  Gaurav Aggarwal ,  Sivagururaman Mahadevan ,  Vijayanand Aralaguppe

IPC分类号： G06F13/28 ,  H04N7/167 ,  H04N7/26 ,  H04N7/50

CPC分类号： H04N19/625 ,  H04N19/423 ,  H04N19/503

摘要： Presented herein is a direct memory access engine for providing data words in reverse order. The data words are fetched in batches comprising a predetermined number of data words starting from the last data word and proceeding to the first data word. The batches are stored in a local buffer. The contents of the local buffer are transmitted in reverse order. A set of multiplexers reverses the bit positions of the words in the local buffer.

摘要翻译： 这里呈现的是用于以相反顺序提供数据字的直接存储器访问引擎。 数据字被分批地取出，包括从最后数据字开始的预定数量的数据字，并进行到第一数据字。 批次存储在本地缓冲区中。 以相反的顺序发送本地缓冲区的内容。 一组多路复用器反转本地缓冲区中的单词的位位置。