公开(公告)号：US08345462B2

公开(公告)日：2013-01-01

申请号：US11950485

申请日：2007-12-05

申请人： Chia-Hua Ho ,  Erh-Kun Lai

发明人： Chia-Hua Ho ,  Erh-Kun Lai

IPC分类号： G11C11/00

CPC分类号： H01L45/04 ,  H01L27/2463 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1633

摘要： A method for manufacturing resistive memory includes depositing a first conductive material layer on a substrate; etching the first conductive material layer to form a first signal line with a first surface; forming a memory material layer with a second surface coupled to the first signal line via the second surface contacting the first surface; depositing a second conductive material layer coupled to the memory material layer; etching the second conductive material layer to form a second signal line, wherein the area of the second surface is substantially larger or equal to the area of the overlapping region of the first signal line and the second signal line.

摘要翻译： 一种用于制造电阻性存储器的方法，包括在衬底上沉积第一导电材料层; 蚀刻第一导电材料层以形成具有第一表面的第一信号线; 形成存储材料层，其中第二表面经由与第一表面接触的第二表面耦合到第一信号线; 沉积耦合到存储材料层的第二导电材料层; 蚀刻第二导电材料层以形成第二信号线，其中第二表面的面积基本上大于或等于第一信号线和第二信号线的重叠区域的面积。

公开(公告)号：US08153491B2

公开(公告)日：2012-04-10

申请号：US12506993

申请日：2009-07-21

申请人： Hang-Ting Lue ,  Erh-Kun Lai

发明人： Hang-Ting Lue ,  Erh-Kun Lai

IPC分类号： H01L21/336

CPC分类号： H01L29/792 ,  H01L29/513

摘要： A non-volatile memory (NVM) cell includes a silicon substrate having a main surface, a source region in a portion of the silicon substrate, a drain region in a portion of the silicon substrate, and a well region disposed in a portion of the silicon substrate between the source and drain regions. The cell includes a bottom oxide layer formed on the main surface of the substrate. The bottom oxide layer is disposed on a portion of the main surface proximate the well region. The cell includes a charge storage layer disposed above the bottom oxide layer, a dielectric tunneling layer disposed above the charge storage layer and a control gate formed above the dielectric tunneling layer. The dielectric tunneling layer includes a first oxide layer, a nitride layer and a second oxide layer. Erasing the NVM cell includes applying a positive gate voltage to inject holes from the gate.

摘要翻译： 非易失性存储器（NVM）单元包括具有主表面的硅衬底，硅衬底的一部分中的源极区域，硅衬底的一部分中的漏极区域和设置在硅衬底的一部分中的阱区域 硅衬底在源区和漏区之间。 电池包括形成在基板的主表面上的底部氧化物层。 底部氧化物层设置在靠近阱区域的主表面的一部分上。 电池包括设置在底部氧化物层上方的电荷存储层，设置在电荷存储层上方的电介质隧道层和形成在电介质隧道层上方的控制栅极。 电介质隧道层包括第一氧化物层，氮化物层和第二氧化物层。 擦除NVM单元包括施加正栅极电压以从栅极注入孔。

公开(公告)号：US08072793B2

公开(公告)日：2011-12-06

申请号：US12204515

申请日：2008-09-04

申请人： Ming-Daou Lee ,  Erh-Kun Lai ,  Kuang Yeu Hsieh

发明人： Ming-Daou Lee ,  Erh-Kun Lai ,  Kuang Yeu Hsieh

IPC分类号： G11C11/00

CPC分类号： G11C11/5685 ,  G11C13/0007 ,  G11C13/003 ,  G11C2213/32 ,  G11C2213/34 ,  G11C2213/72 ,  G11C2213/76 ,  G11C2213/78 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1633

摘要： Memory devices are described along with methods for manufacturing. A memory device as described herein includes a plurality of memory cells located between word lines and bit lines. Each memory cell comprises a diode and a plurality of memory elements each comprising one or more metal-oxygen compounds, the diode and the plurality of memory elements arranged in electrical series along a current path between a corresponding word line and a corresponding bit line.

摘要翻译： 描述存储器件以及制造方法。 如本文所述的存储器件包括位于字线和位线之间的多个存储器单元。 每个存储器单元包括二极管和多个存储元件，每个存储元件包括一个或多个金属氧化合物，二极管和多个存储器元件沿着对应字线和相应位线之间的电流路径电串联布置。

公开(公告)号：US20110250729A1

公开(公告)日：2011-10-13

申请号：US13163769

申请日：2011-06-20

申请人： Erh-Kun Lai ,  Chia-Hua Ho ,  Kuang-Yeu Hsieh

发明人： Erh-Kun Lai ,  Chia-Hua Ho ,  Kuang-Yeu Hsieh

IPC分类号： H01L21/20

CPC分类号： H01L27/24 ,  G11C11/5664 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0014 ,  G11C13/0016 ,  G11C16/0475 ,  G11C2213/31 ,  G11C2213/51

摘要： A method for fabricating a memory is described. Word lines are provided in a first direction. Bit lines are provided in a second direction. A top electrode is formed connecting to a corresponding word line. A bottom electrode is formed connecting to a corresponding bit line. A resistive layer is formed on the bottom electrode. At least two separate L-shaped liners are formed, wherein each L-shaped liner has variable resistive materials on both ends of the L-shaped liner and each L-shaped liner is coupled between the top electrode and the resistive layer.

摘要翻译： 描述了一种制造存储器的方法。 字线在第一方向上提供。 位线沿第二方向设置。 形成连接到相应字线的顶部电极。 形成连接到相应位线的底部电极。 电阻层形成在底部电极上。 形成至少两个单独的L形衬垫，其中每个L形衬垫在L形衬套的两端具有可变电阻材料，并且每个L形衬垫耦合在顶部电极和电阻层之间。

公开(公告)号：US08026136B2

公开(公告)日：2011-09-27

申请号：US11964322

申请日：2007-12-26

申请人： Yen-Hao Shih ,  Min-Ta Wu ,  Shih-Chin Lee ,  Jung-Yu Hsieh ,  Erh-Kun Lai ,  Kuang Yeu Hsieh

发明人： Yen-Hao Shih ,  Min-Ta Wu ,  Shih-Chin Lee ,  Jung-Yu Hsieh ,  Erh-Kun Lai ,  Kuang Yeu Hsieh

IPC分类号： H01L21/8238 ,  H01L21/311

CPC分类号： H01L29/792 ,  H01L21/28282 ,  H01L29/513 ,  H01L29/518

摘要： Memory cells comprising: a semiconductor substrate having at least two source/drain regions separated by a channel region; a charge-trapping structure disposed above the channel region; and a gate disposed above the charge-trapping structure; wherein the charge-trapping structure comprises a bottom insulating layer, a first charge-trapping layer, and a second charge-trapping layer, wherein an interface between the bottom insulating layer and the substrate has a hydrogen concentration of less than about 3×1011/cm−2, and methods for forming such memory cells.

摘要翻译： 存储单元包括：半导体衬底，具有由沟道区分开的至少两个源极/漏极区域; 设置在通道区域上方的电荷捕获结构; 以及设置在电荷捕获结构上方的栅极; 其中所述电荷捕获结构包括底部绝缘层，第一电荷俘获层和第二电荷俘获层，其中所述底部绝缘层和所述基底之间的界面的氢浓度小于约3×1011 / cm -2，以及形成这种记忆单元的方法。

公开(公告)号：US20110089393A1

公开(公告)日：2011-04-21

申请号：US12581219

申请日：2009-10-19

申请人： Kuo-Pin Chang ,  Erh-Kun Lai

发明人： Kuo-Pin Chang ,  Erh-Kun Lai

IPC分类号： H01L45/00 ,  H01L29/12 ,  H01L21/34

CPC分类号： G11C11/5685 ,  G11C13/0007 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1633

摘要： A memory, comprising a metal portion, a first metal layer and second metal oxide layer is provided. The first metal oxide layer is on the metal element, and the first metal oxide layer includes N resistance levels. The second metal oxide layer is on the first metal oxide layer, and the second metal oxide layer includes M resistance levels. The memory has X resistance levels and X is less than the summation of M and N, for minimizing a programming disturbance.

摘要翻译： 提供了包括金属部分，第一金属层和第二金属氧化物层的存储器。 第一金属氧化物层在金属元件上，第一金属氧化物层包括N电阻水平。 第二金属氧化物层在第一金属氧化物层上，第二金属氧化物层包括M电阻水平。 存储器具有X电阻电平，并且X小于M和N的总和，以最小化编程干扰。

公开(公告)号：US20110003446A1

公开(公告)日：2011-01-06

申请号：US12841719

申请日：2010-07-22

申请人： Erh-Kun Lai ,  Hang-Ting Lue

发明人： Erh-Kun Lai ,  Hang-Ting Lue

IPC分类号： H01L21/336

CPC分类号： H01L27/0688 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/8221 ,  H01L21/84 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/1203 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66787 ,  H01L29/66833 ,  H01L29/775 ,  H01L29/78696 ,  H01L29/792

摘要： A semiconductor device includes an insulating layer, a channel structure, an insulating structure and a gate. The channel structure includes a channel bridge for connecting two platforms. The bottom of the channel bridge is separated from the insulating layer by a distance, and the channel bridge has a plurality of separated doping regions. The insulating structure wraps around the channel bridge, and the gate wraps around the insulating structure.

摘要翻译： 半导体器件包括绝缘层，沟道结构，绝缘结构和栅极。 通道结构包括用于连接两个平台的通道桥。 沟道桥的底部与绝缘层隔开一段距离，沟道桥具有多个分离的掺杂区域。 绝缘结构围绕通道桥环绕，并且栅极缠绕在绝缘结构周围。

公开(公告)号：US20100277967A1

公开(公告)日：2010-11-04

申请号：US12431983

申请日：2009-04-29

申请人： MING-DAOU LEE ,  Erh-Kun Lai ,  Kuang-Yeu Hsieh ,  Wei-Chih Chien ,  Chien-Hung Yeh

发明人： MING-DAOU LEE ,  Erh-Kun Lai ,  Kuang-Yeu Hsieh ,  Wei-Chih Chien ,  Chien-Hung Yeh

IPC分类号： G11C11/00 ,  H01L47/00

CPC分类号： H01L45/1608 ,  G11C13/0007 ,  G11C13/0069 ,  G11C2013/0083 ,  G11C2213/32 ,  G11C2213/34 ,  G11C2213/72 ,  H01L27/101 ,  H01L27/1021 ,  H01L27/112

摘要： Memory devices are described along with methods for manufacturing and methods for operating. A memory device as described herein includes a plurality of memory cells located between word lines and bit lines. Memory cells in the plurality of memory cells comprise a diode and a metal-oxide memory element programmable to a plurality of resistance states including a first and a second resistance state, the diode of the memory element arranged in electrical series along a current path between a corresponding word line and a corresponding bit line. The device further includes bias circuitry to apply bias arrangements across the series arrangement of the diode and the memory element of a selected memory cell in the plurality of memory cells.

摘要翻译： 描述存储器件以及用于制造的方法和操作方法。 如本文所述的存储器件包括位于字线和位线之间的多个存储器单元。 多个存储单元中的存储单元包括可编程为包括第一和第二电阻状态的多个电阻状态的二极管和金属氧化物存储元件，存储元件的二极管沿着电流串联布置在 对应的字线和相应的位线。 该装置还包括偏置电路，以跨越二极管的串联装置和多个存储单元中所选存储单元的存储元件施加偏置装置。

公开(公告)号：US07763935B2

公开(公告)日：2010-07-27

申请号：US11159269

申请日：2005-06-23

申请人： Yen-Hao Shih ,  Shih-Chin Lee ,  Jung-Yu Hsieh ,  Erh-Kun Lai ,  Kuang-Yeu Hsieh

发明人： Yen-Hao Shih ,  Shih-Chin Lee ,  Jung-Yu Hsieh ,  Erh-Kun Lai ,  Kuang-Yeu Hsieh

IPC分类号： H01L21/336

CPC分类号： H01L29/792 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/4234 ,  H01L29/66833

摘要： A method of fabricating a non-volatile memory device at least comprises steps as follows. First, a substrate on which a bottom dielectric layer is formed is provided. Then, impurities are introduced through the bottom dielectric layer to the substrate, so as to form a plurality of spaced doped regions on the substrate. The structure is thermally annealed for pushing the spaced doped regions to diffuse outwardly. After annealing, a charge trapping layer is formed on the bottom dielectric layer, and a top dielectric layer is formed on the charge trapping layer. Finally, a gate structure (such as a polysilicon layer and a silicide) is formed on the top dielectric layer.

摘要翻译： 一种制造非易失性存储器件的方法至少包括以下步骤。 首先，提供形成有底部电介质层的基板。 然后，通过底部电介质层将杂质引入衬底，以在衬底上形成多个间隔开的掺杂区域。 该结构被热退火以推动间隔开的掺杂区域向外扩散。 退火后，在底部电介质层上形成电荷捕捉层，在电荷捕获层上形成顶部电介质层。 最后，在顶部电介质层上形成栅极结构（如多晶硅层和硅化物）。

公开(公告)号：US07763927B2

公开(公告)日：2010-07-27

申请号：US11300813

申请日：2005-12-15

申请人： Chao-I Wu ,  Tzu-Hsuan Hsu ,  Hang-Ting Lue ,  Erh-Kun Lai

发明人： Chao-I Wu ,  Tzu-Hsuan Hsu ,  Hang-Ting Lue ,  Erh-Kun Lai

IPC分类号： H01L29/792

CPC分类号： H01L29/792 ,  H01L21/28282 ,  H01L27/115 ,  H01L29/513

摘要： A non-volatile memory cell may include a semiconductor substrate; a source region in a portion of the substrate; a drain region within a portion of the substrate; a well region within a portion of the substrate. The memory cell may further include a first carrier tunneling layer over the substrate; a charge storage layer over the first carrier tunneling layer; a second carrier tunneling layer over the charge storage layer; and a conductive control gate over the second carrier tunneling layer. Specifically, the drain region is spaced apart from the source region, and the well region may surround at least a portion of the source and drain regions. In one example, the second carrier tunneling layer provides hole tunneling during an erasing operation and may include at least one dielectric layer.

摘要翻译： 非易失性存储单元可以包括半导体衬底; 在所述基板的一部分中的源极区域; 在所述衬底的一部分内的漏区; 衬底的一部分内的阱区。 存储单元还可以包括在衬底上的第一载流子隧穿层; 第一载流子隧道层上的电荷存储层; 电荷存储层上的第二载流子隧穿层; 以及在所述第二载流子隧穿层上的导电控制栅极。 具体地，漏极区域与源极区域间隔开，并且阱区域可以围绕源极和漏极区域的至少一部分。 在一个示例中，第二载流子隧道层在擦除操作期间提供空穴隧穿，并且可以包括至少一个电介质层。