公开(公告)号：US20150311301A1

公开(公告)日：2015-10-29

申请号：US14796569

申请日：2015-07-10

申请人： Kwang Soo Seol ,  Chanjin Park ,  Kihyun Hwang ,  Hanmei Choi ,  Sunghoi Hur ,  Wansik Hwang ,  Toshiro Nakanishi ,  Kwangmin Park ,  Juyul Lee

发明人： Kwang Soo Seol ,  Chanjin Park ,  Kihyun Hwang ,  Hanmei Choi ,  Sunghoi Hur ,  Wansik Hwang ,  Toshiro Nakanishi ,  Kwangmin Park ,  Juyul Lee

IPC分类号： H01L29/423 ,  H01L27/115 ,  H01L29/51 ,  H01L29/792

CPC分类号： H01L29/42348 ,  H01L21/32137 ,  H01L27/0688 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/511 ,  H01L29/517 ,  H01L29/792 ,  H01L2924/0002 ,  H01L2924/00

摘要： Three-dimensional semiconductor memory devices and methods of fabricating the same. The three-dimensional semiconductor devices include an electrode structure with sequentially-stacked electrodes disposed on a substrate, semiconductor patterns penetrating the electrode structure, and memory elements including a first pattern and a second pattern interposed between the semiconductor patterns and the electrode structure, the first pattern vertically extending to cross the electrodes and the second pattern horizontally extending to cross the semiconductor patterns.

摘要翻译： 三维半导体存储器件及其制造方法。 三维半导体器件包括具有布置在衬底上的顺序层叠电极的电极结构，穿透电极结构的半导体图案，以及插入在半导体图案和电极结构之间的包括第一图案和第二图案的存储元件，第一 垂直延伸以横过电极的图案和第二图案水平延伸以跨越半导体图案。

公开(公告)号：US20110233648A1

公开(公告)日：2011-09-29

申请号：US13072078

申请日：2011-03-25

申请人： Kwang Soo Seol ,  Chanjin Park ,  Kihyun Hwang ,  Hanmei Choi ,  Dongchul Yoo ,  Sunghoi Hur ,  Wansik Hwang ,  Toshiro Nakanishi ,  Kwangmin Park ,  Juyul Lee

发明人： Kwang Soo Seol ,  Chanjin Park ,  Kihyun Hwang ,  Hanmei Choi ,  Dongchul Yoo ,  Sunghoi Hur ,  Wansik Hwang ,  Toshiro Nakanishi ,  Kwangmin Park ,  Juyul Lee

IPC分类号： H01L29/792 ,  H01L21/28

CPC分类号： H01L29/42348 ,  H01L21/32137 ,  H01L27/0688 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/511 ,  H01L29/517 ,  H01L29/792 ,  H01L2924/0002 ,  H01L2924/00

摘要： Three-dimensional semiconductor memory devices and methods of fabricating the same. The three-dimensional semiconductor devices include an electrode structure with sequentially-stacked electrodes disposed on a substrate, semiconductor patterns penetrating the electrode structure, and memory elements including a first pattern and a second pattern interposed between the semiconductor patterns and the electrode structure, the first pattern vertically extending to cross the electrodes and the second pattern horizontally extending to cross the semiconductor patterns.

摘要翻译： 三维半导体存储器件及其制造方法。 三维半导体器件包括具有布置在衬底上的顺序层叠电极的电极结构，穿透电极结构的半导体图案，以及插入在半导体图案和电极结构之间的包括第一图案和第二图案的存储元件，第一 垂直延伸以横过电极的图案和第二图案水平延伸以跨越半导体图案。

公开(公告)号：US20110286266A1

公开(公告)日：2011-11-24

申请号：US13107206

申请日：2011-05-13

申请人： BYUNGKYU CHO ,  Changyun Lee ,  Sunghoi Hur

发明人： BYUNGKYU CHO ,  Changyun Lee ,  Sunghoi Hur

IPC分类号： G11C16/04

CPC分类号： G11C16/3427 ,  G11C16/0483 ,  G11C16/26

摘要： In a read step or a program (write) verification step of a semiconductor memory device, read voltages different from one another are applied to a pair of word lines respectively disposed on both sides of a selected word line to suppress the enlargement of program distribution.

摘要翻译： 在半导体存储器件的读取步骤或程序（写入）验证步骤中，彼此不同的读取电压被施加到分别设置在所选字线的两侧上的一对字线，以抑制程序分配的扩大。

公开(公告)号：US08406062B2

公开(公告)日：2013-03-26

申请号：US12917072

申请日：2010-11-01

申请人： Kwnag Soo Seol ,  Jungdal Choi ,  Sunghoi Hur

发明人： Kwnag Soo Seol ,  Jungdal Choi ,  Sunghoi Hur

IPC分类号： G11C11/34 ,  G11C16/04 ,  G11C16/06

CPC分类号： G11C16/0483 ,  G11C16/12 ,  G11C16/30

摘要： A memory system, including a nonvolatile memory device, a charge recycler configured to discharge charges from the nonvolatile memory device and recycle the discharged charges, and a controller configured to control the nonvolatile memory device and the charge recycler, wherein the controller controls the charge recycler to recycle the discharged charges, wherein during the recycling the charge recycler charges the charges discharged from the nonvolatile memory device.

摘要翻译： 一种存储器系统，包括非易失性存储器件，电荷回收器，被配置为从非易失性存储器件放电电荷并再循环放电的电荷;以及控制器，被配置为控制非易失性存储器件和电荷回收器，其中控制器控制电荷回收器 以再循环排出的电荷，其中在再循环期间，电荷回收器对从非易失性存储器件排出的电荷进行充电。

公开(公告)号：US08644064B2

公开(公告)日：2014-02-04

申请号：US13107206

申请日：2011-05-13

申请人： Byungkyu Cho ,  Changhyun Lee ,  Sunghoi Hur

发明人： Byungkyu Cho ,  Changhyun Lee ,  Sunghoi Hur

IPC分类号： G11C16/04

CPC分类号： G11C16/3427 ,  G11C16/0483 ,  G11C16/26

摘要： In a read step or a program (write) verification step of a semiconductor memory device, read voltages different from one another are applied to a pair of word lines respectively disposed on both sides of a selected word line to suppress the enlargement of program distribution.

摘要翻译： 在半导体存储器件的读取步骤或程序（写入）验证步骤中，彼此不同的读取电压被施加到分别设置在所选字线的两侧上的一对字线，以抑制程序分配的扩大。

公开(公告)号：US08368138B2

公开(公告)日：2013-02-05

申请号：US12884668

申请日：2010-09-17

申请人： Yong-Lack Choi ,  Sunghoi Hur ,  Jaeduk Lee ,  Jungdal Choi

发明人： Yong-Lack Choi ,  Sunghoi Hur ,  Jaeduk Lee ,  Jungdal Choi

IPC分类号： H01L29/788

CPC分类号： H01L29/7883 ,  H01L21/28273 ,  H01L27/11521 ,  H01L29/42336

摘要： Semiconductor devices and methods of forming the same. The semiconductor devices include a tunnel insulation layer on a substrate, a floating gate on the tunnel insulation layer, a gate insulation layer on the floating gate, a low-dielectric constant (low-k) region between the top of the floating gate and the gate insulation layer, the low-k region having a lower dielectric constant than a silicon oxide, and a control gate on the gate insulation layer.

摘要翻译： 半导体器件及其形成方法。 半导体器件包括在衬底上的隧道绝缘层，隧道绝缘层上的浮动栅极，浮置栅极上的栅极绝缘层，浮动栅极的顶部和第二栅极之间的低介电常数（低k）区域 栅极绝缘层，具有比氧化硅更低的介电常数的低k区域以及栅极绝缘层上的控制栅极。

公开(公告)号：US20110116322A1

公开(公告)日：2011-05-19

申请号：US12917072

申请日：2010-11-01

申请人： Kwnag Soo Seol ,  Jungdal Choi ,  Sunghoi Hur

发明人： Kwnag Soo Seol ,  Jungdal Choi ,  Sunghoi Hur

IPC分类号： G11C16/06

CPC分类号： G11C16/0483 ,  G11C16/12 ,  G11C16/30

摘要： A memory system, including a nonvolatile memory device, a charge recycler configured to discharge charges from the nonvolatile memory device and recycle the discharged charges, and a controller configured to control the nonvolatile memory device and the charge recycler, wherein the controller controls the charge recycler to recycle the discharged charges, wherein during the recycling the charge recycler charges the charges discharged from the nonvolatile memory device.

摘要翻译： 一种存储器系统，包括非易失性存储器件，电荷回收器，被配置为从非易失性存储器件放电电荷并再循环放电的电荷;以及控制器，被配置为控制非易失性存储器件和电荷回收器，其中控制器控制电荷回收器 以再循环排出的电荷，其中在再循环期间，电荷回收器对从非易失性存储器件排出的电荷进行充电。

公开(公告)号：US20140061757A1

公开(公告)日：2014-03-06

申请号：US13971279

申请日：2013-08-20

申请人： SUNGGIL KIM ,  Sunghoi Hur ,  Jung-Hwan Kim ,  HongSuk Kim ,  Guk-Hyon Yon ,  JaeHo Choi

发明人： SUNGGIL KIM ,  Sunghoi Hur ,  Jung-Hwan Kim ,  HongSuk Kim ,  Guk-Hyon Yon ,  JaeHo Choi

IPC分类号： H01L29/788 ,  H01L29/66

CPC分类号： H01L29/788 ,  H01L21/764 ,  H01L27/11521 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/11582 ,  H01L29/42332 ,  H01L29/4234 ,  H01L29/66825 ,  H01L29/66833

摘要： A semiconductor device includes a semiconductor substrate having a plurality of active regions defined by a trench. A gate electrode crosses the plurality of active regions. A plurality of charge storing cells is disposed between the gate electrode and each of the plurality of active regions. A porous insulating layer is disposed between the gate electrode and the plurality of charge storing cells. The porous insulating layer includes a portion extended over the trench. An air gap is disposed between the extended portion of the porous insulating layer and a bottom surface of the trench.

摘要翻译： 半导体器件包括具有由沟槽限定的多个有源区的半导体衬底。 栅电极与多个有源区交叉。 多个电荷存储单元设置在栅电极和多个有源区域中的每一个之间。 多孔绝缘层设置在栅电极和多个电荷存储单元之间。 多孔绝缘层包括在沟槽上延伸的部分。 空隙设置在多孔绝缘层的延伸部分和沟槽的底表面之间。

公开(公告)号：US20130248983A1

公开(公告)日：2013-09-26

申请号：US13898032

申请日：2013-05-20

申请人： Younggoan Jang ,  Sunghoi Hur ,  Jinho Kim ,  Sunil Shim ,  Su-Youn Yi ,  HuiChang Moon

发明人： Younggoan Jang ,  Sunghoi Hur ,  Jinho Kim ,  Sunil Shim ,  Su-Youn Yi ,  HuiChang Moon

IPC分类号： H01L29/78

CPC分类号： H01L29/7827 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11578 ,  H01L27/11582

摘要： A three-dimensional semiconductor memory device includes word lines and gate interlayer insulation layers that are alternatively stacked on a semiconductor substrate while extending in a horizontal direction, a vertical channel layer that faces the word lines and extends upwardly from the semiconductor substrate, and a channel pad that extends from the vertical channel layer and is disposed on an uppermost gate interlayer insulation layer of the gate interlayer insulation layers.

摘要翻译： 一种三维半导体存储器件包括字形线和栅极层间绝缘层，其交替地层叠在半导体衬底上，同时在水平方向上延伸，垂直沟道层面向字线并从半导体衬底向上延伸，并且沟道 衬垫，其从垂直沟道层延伸并且设置在栅极层间绝缘层的最上层的栅极层间绝缘层上。

公开(公告)号：US20130171806A1

公开(公告)日：2013-07-04

申请号：US13779334

申请日：2013-02-27

申请人： Sunil Shim ,  Sunghoi Hur ,  Hansoo Kim ,  Jaehoon Jang ,  Hoosung Cho

发明人： Sunil Shim ,  Sunghoi Hur ,  Hansoo Kim ,  Jaehoon Jang ,  Hoosung Cho

IPC分类号： H01L21/02

CPC分类号： H01L21/02365 ,  H01L21/02697 ,  H01L27/11565 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582

摘要： Provided is a three-dimensional semiconductor memory device. The three-dimensional semiconductor memory device includes a substrate that has a cell array region including a pair of sub-cell regions and a strapping region interposed between the pair of sub-cell regions. A Plurality of sub-gates are sequentially stacked on the substrate in each of the sub-cell regions, and interconnections are electrically connected to extensions of the stacked sub-gates, respectively, which extend into the strapping region. Each of the interconnections is electrically connected to the extensions of the sub-gate which are disposed in the pair of the sub-cell regions, respectively, and which are located at the same level.

摘要翻译： 提供一种三维半导体存储器件。 三维半导体存储器件包括具有包括一对子单元区域的单元阵列区域和插入该一对子单元区域之间的带状区域的基板。 多个子栅极依次层叠在每个子单元区域中的衬底上，并且互连电连接到延伸到捆扎区域中的堆叠子栅极的延伸部分。 每个互连电连接到分别设置在一对子单元区域中并且位于同一电平的子栅极的延伸部分。