公开(公告)号：US20100264495A1

公开(公告)日：2010-10-21

申请号：US12426457

申请日：2009-04-20

申请人： Renee T. Mo ,  Huiming Bu ,  Michael P. Chudzik ,  William K. Henson ,  Mukesh V. Khare ,  Vijay Narayanan

发明人： Renee T. Mo ,  Huiming Bu ,  Michael P. Chudzik ,  William K. Henson ,  Mukesh V. Khare ,  Vijay Narayanan

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/28097 ,  H01L21/28194 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/1054 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66651 ,  H01L29/78

摘要： A method of forming a semiconductor device is provided that includes forming a Ge-containing layer atop a p-type device regions of the substrate. Thereafter, a first dielectric layer is formed in a second portion of a substrate, and a second dielectric layer is formed overlying the first dielectric layer in the second portion of the substrate and overlying a first portion of the substrate. Gate structures may then formed atop the p-type device regions and n-type device regions of the substrate, in which the gate structures to the n-type device regions include a rare earth metal.

摘要翻译： 提供一种形成半导体器件的方法，包括在基板的p型器件区域的顶部形成含Ge层。 此后，在衬底的第二部分中形成第一电介质层，并且在衬底的第二部分中覆盖第一介电层并覆盖衬底的第一部分上形成第二电介质层。 然后，栅极结构可以形成在衬底的p型器件区域和n型器件区域的顶部，其中n型器件区域的栅极结构包括稀土金属。

公开(公告)号：US20090152651A1

公开(公告)日：2009-06-18

申请号：US11958595

申请日：2007-12-18

申请人： Huiming Bu ,  Rick Carter ,  Michael P. Chudzik ,  Troy L. Graves ,  Michael A. Gribelyuk ,  Rashmi Jha ,  Vijay Narayanan ,  Dae-Gyu Park ,  Vamsi K. Paruchuri ,  Hongwen Yan ,  Bruce B. Doris ,  Keith Kwong Hon Wong

发明人： Huiming Bu ,  Rick Carter ,  Michael P. Chudzik ,  Troy L. Graves ,  Michael A. Gribelyuk ,  Rashmi Jha ,  Vijay Narayanan ,  Dae-Gyu Park ,  Vamsi K. Paruchuri ,  Hongwen Yan ,  Bruce B. Doris ,  Keith Kwong Hon Wong

IPC分类号： H01L29/78

CPC分类号： H01L21/28088 ,  H01L29/4966 ,  H01L29/517

摘要： A transistor has a channel region in a substrate and source and drain regions in the substrate on opposite sides of the channel region. A gate stack is formed on the substrate above the channel region. This gate stack comprises an interface layer contacting the channel region of the substrate, and a high-k dielectric layer (having a dielectric constant above 4.0) contacting (on) the interface layer. A Nitrogen rich first metal Nitride layer contacts (is on) the dielectric layer, and a metal rich second metal Nitride layer contacts (is on) the first metal Nitride layer. Finally, a Polysilicon cap contacts (is on) the second metal Nitride layer.

摘要翻译： 晶体管在衬底中具有通道区域，在沟道区域的相对侧上具有衬底中的源极和漏极区域。 栅极堆叠形成在沟道区域上方的衬底上。 该栅极堆叠包括与衬底的沟道区域接触的界面层和与界面层（上）接触的高k电介质层（介电常数高于4.0）。 富氮的第一金属氮化物层在电介质层上接触，并且富金属的第二金属氮化物层与第一金属氮化物层接触（在）上。 最后，多晶硅帽与第二金属氮化物层接触（在）上。

公开(公告)号：US20100148273A1

公开(公告)日：2010-06-17

申请号：US12712371

申请日：2010-02-25

申请人： Huiming Bu ,  Eduard A. Cartier ,  Bruce B. Doris ,  Young-Hee Kim ,  Barry Linder ,  Vijay Narayanan ,  Vamsi K. Paruchuri ,  Michelle L. Steen

发明人： Huiming Bu ,  Eduard A. Cartier ,  Bruce B. Doris ,  Young-Hee Kim ,  Barry Linder ,  Vijay Narayanan ,  Vamsi K. Paruchuri ,  Michelle L. Steen

IPC分类号： H01L27/092

CPC分类号： H01L21/823864 ,  H01L21/823814 ,  H01L21/823857 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/4908 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

摘要： An NFET containing a first high-k dielectric portion and a PFET containing a second high-k gate dielectric portion are formed on a semiconductor substrate. A gate sidewall nitride is formed on the gate of the NFET, while the sidewalls of the PFET remain free of the gate sidewall nitride. An oxide spacer is formed directly on the sidewalls of a PFET gate stack and on the gate sidewall nitride on the NFET. After high temperature processing, the first and second dielectric portions contain a non-stoichiometric oxygen deficient high-k dielectric material. The semiconductor structure is subjected to an anneal in an oxygen environment, during which oxygen diffuses through the oxide spacer into the second high-k dielectric portion. The PFET comprises a more stoichiometric high-k dielectric material and the NFET comprises a less stoichiometric high-k dielectric material. Threshold voltages of the PFET and the NFET are optimized by the present invention.

摘要翻译： 在半导体衬底上形成包含第一高k电介质部分的NFET和包含第二高k栅极电介质部分的PFET。 栅极侧壁氮化物形成在NFET的栅极上，而PFET的侧壁保持没有栅极侧壁氮化物。 直接在PFET栅极堆叠的侧壁上和NFET上的栅极侧壁氮化物上形成氧化物间隔物。 在高温处理之后，第一和第二介质部分含有非化学计量的缺氧高k电介质材料。 半导体结构在氧气环境中进行退火，在该环境中，氧气通过氧化物间隔物扩散到第二高k电介质部分。 PFET包括更高化学计量的高k电介质材料，并且NFET包含较少化学计量的高k电介质材料。 本发明优化了PFET和NFET的阈值电压。

公开(公告)号：US20080308872A1

公开(公告)日：2008-12-18

申请号：US11763047

申请日：2007-06-14

申请人： Huiming Bu ,  Eduard A. Cartier ,  Bruce B. Doris ,  Young-Hee Kim ,  Barry Linder ,  Vijay Narayanan ,  Vamsi K. Paruchuri ,  Michelle L. Steen

发明人： Huiming Bu ,  Eduard A. Cartier ,  Bruce B. Doris ,  Young-Hee Kim ,  Barry Linder ,  Vijay Narayanan ,  Vamsi K. Paruchuri ,  Michelle L. Steen

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L21/823864 ,  H01L21/823814 ,  H01L21/823857 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/4908 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

摘要： An NFET containing a first high-k dielectric portion and a PFET containing a second high-k gate dielectric portion are formed on a semiconductor substrate. A gate sidewall nitride is formed on the gate of the NFET, while the sidewalls of the PFET remain free of the gate sidewall nitride. An oxide spacer is formed directly on the sidewalls of a PFET gate stack and on the gate sidewall nitride on the NFET. After high temperature processing, the first and second dielectric portions contain a non-stoichiometric oxygen deficient high-k dielectric material. The semiconductor structure is subjected to an anneal in an oxygen environment, during which oxygen diffuses through the oxide spacer into the second high-k dielectric portion. The PFET comprises a more stoichiometric high-k dielectric material and the NFET comprises a less stoichiometric high-k dielectric material. Threshold voltages of the PFET and the NFET are optimized by the present invention.

摘要翻译： 在半导体衬底上形成包含第一高k电介质部分的NFET和包含第二高k栅极电介质部分的PFET。 栅极侧壁氮化物形成在NFET的栅极上，而PFET的侧壁保持没有栅极侧壁氮化物。 直接在PFET栅极堆叠的侧壁上和NFET上的栅极侧壁氮化物上形成氧化物间隔物。 在高温处理之后，第一和第二介质部分含有非化学计量的缺氧高k电介质材料。 半导体结构在氧气环境中进行退火，在该环境中，氧气通过氧化物间隔物扩散到第二高k电介质部分。 PFET包括更高化学计量的高k电介质材料，并且NFET包含较少化学计量的高k电介质材料。 本发明优化了PFET和NFET的阈值电压。

公开(公告)号：US08035173B2

公开(公告)日：2011-10-11

申请号：US12712371

申请日：2010-02-25

申请人： Huiming Bu ,  Eduard A. Cartier ,  Bruce B. Doris ,  Young-Hee Kim ,  Barry Linder ,  Vijay Narayanan ,  Vamsi K. Paruchuri ,  Michelle L. Steen

发明人： Huiming Bu ,  Eduard A. Cartier ,  Bruce B. Doris ,  Young-Hee Kim ,  Barry Linder ,  Vijay Narayanan ,  Vamsi K. Paruchuri ,  Michelle L. Steen

IPC分类号： H01L29/78

CPC分类号： H01L21/823864 ,  H01L21/823814 ,  H01L21/823857 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/4908 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

摘要： An NFET containing a first high-k dielectric portion and a PFET containing a second high-k gate dielectric portion are formed on a semiconductor substrate. A gate sidewall nitride is formed on the gate of the NFET, while the sidewalls of the PFET remain free of the gate sidewall nitride. An oxide spacer is formed directly on the sidewalls of a PFET gate stack and on the gate sidewall nitride on the NFET. After high temperature processing, the first and second dielectric portions contain a non-stoichiometric oxygen deficient high-k dielectric material. The semiconductor structure is subjected to an anneal in an oxygen environment, during which oxygen diffuses through the oxide spacer into the second high-k dielectric portion. The PFET comprises a more stoichiometric high-k dielectric material and the NFET comprises a less stoichiometric high-k dielectric material. Threshold voltages of the PFET and the NFET are optimized by the present invention.

摘要翻译： 在半导体衬底上形成包含第一高k电介质部分的NFET和包含第二高k栅极电介质部分的PFET。 栅极侧壁氮化物形成在NFET的栅极上，而PFET的侧壁保持没有栅极侧壁氮化物。 直接在PFET栅极堆叠的侧壁上和NFET上的栅极侧壁氮化物上形成氧化物间隔物。 在高温处理之后，第一和第二介质部分含有非化学计量的缺氧高k电介质材料。 半导体结构在氧气环境中进行退火，在该环境中，氧气通过氧化物间隔物扩散到第二高k电介质部分。 PFET包括更高化学计量的高k电介质材料，并且NFET包含较少化学计量的高k电介质材料。 本发明优化了PFET和NFET的阈值电压。

公开(公告)号：US07696036B2

公开(公告)日：2010-04-13

申请号：US11763047

申请日：2007-06-14

申请人： Huiming Bu ,  Eduard A. Cartier ,  Bruce B. Doris ,  Young-Hee Kim ,  Barry Linder ,  Vijay Narayanan ,  Vamsi K. Paruchuri ,  Michelle L. Steen

发明人： Huiming Bu ,  Eduard A. Cartier ,  Bruce B. Doris ,  Young-Hee Kim ,  Barry Linder ,  Vijay Narayanan ,  Vamsi K. Paruchuri ,  Michelle L. Steen

IPC分类号： H01L21/8238

CPC分类号： H01L21/823864 ,  H01L21/823814 ,  H01L21/823857 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/4908 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7843 ,  H01L29/7848

摘要： An NFET containing a first high-k dielectric portion and a PFET containing a second high-k gate dielectric portion are formed on a semiconductor substrate. A gate sidewall nitride is formed on the gate of the NFET, while the sidewalls of the PFET remain free of the gate sidewall nitride. An oxide spacer is formed directly on the sidewalls of a PFET gate stack and on the gate sidewall nitride on the NFET. After high temperature processing, the first and second dielectric portions contain a non-stoichiometric oxygen deficient high-k dielectric material. The semiconductor structure is subjected to an anneal in an oxygen environment, during which oxygen diffuses through the oxide spacer into the second high-k dielectric portion. The PFET comprises a more stoichiometric high-k dielectric material and the NFET comprises a less stoichiometric high-k dielectric material. Threshold voltages of the PFET and the NFET are optimized by the present invention.

摘要翻译： 在半导体衬底上形成包含第一高k电介质部分的NFET和包含第二高k栅极电介质部分的PFET。 栅极侧壁氮化物形成在NFET的栅极上，而PFET的侧壁保持没有栅极侧壁氮化物。 直接在PFET栅极堆叠的侧壁上和NFET上的栅极侧壁氮化物上形成氧化物间隔物。 在高温处理之后，第一和第二介质部分含有非化学计量的缺氧高k电介质材料。 半导体结构在氧气环境中进行退火，在该环境中，氧气通过氧化物间隔物扩散到第二高k电介质部分。 PFET包括更高化学计量的高k电介质材料，并且NFET包含较少化学计量的高k电介质材料。 本发明优化了PFET和NFET的阈值电压。

公开(公告)号：US20090142891A1

公开(公告)日：2009-06-04

申请号：US11948849

申请日：2007-11-30

申请人： Young-Hee Kim ,  Jeffrey W. Sleight ,  Huiming Bu ,  Rick Carter ,  Mike Hargrove

发明人： Young-Hee Kim ,  Jeffrey W. Sleight ,  Huiming Bu ,  Rick Carter ,  Mike Hargrove

IPC分类号： H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/84 ,  H01L29/7843

摘要： In one embodiment, the present invention provides a method of manufacturing a semiconducting device that includes providing a silicon containing substrate having PFET device and NFET device, wherein the NFET device includes an amorphous silicon containing region; depositing a tensile strain silicon nitride layer atop the NFET device and the PFET device, wherein the silicon nitride tensile strain layer induces a tensile strain in a channel of the NFET device region; annealing to crystallize the amorphous silicon containing region, wherein the tensile strain silicon nitride layer positioned atop the PFET device confines oxygen within a channel positioned within the silicon containing substrate underlying the PFET device, wherein the oxygen within the channel shifts a threshold voltage of the PFET device towards a valence band of silicon of the silicon containing substrate; and removing the tensile strain silicon nitride layer.

摘要翻译： 在一个实施例中，本发明提供一种制造半导体器件的方法，其包括提供具有PFET器件和NFET器件的含硅衬底，其中所述NFET器件包括非晶硅含硅区域; 在NFET器件和PFET器件的顶部沉积拉伸应变氮化硅层，其中氮化硅拉伸应变层在NFET器件区域的沟道中引起拉伸应变; 退火以使非晶硅含有区域结晶，其中位于PFET器件顶部的拉伸应变氮化硅层将氧气限制在位于PFET器件下面的含硅衬底内的通道内，其中通道内的氧漂移PFET的阈值电压 朝向含硅衬底的硅的价带的器件; 并去除拉伸应变氮化硅层。

公开(公告)号：US20130328135A1

公开(公告)日：2013-12-12

申请号：US13494312

申请日：2012-06-12

申请人： Huiming Bu ,  Ming Cai ,  Kevin K. Chan ,  Dechao Guo ,  Ravikumar Ramachandran ,  Liyang Song ,  Chun-Chen Yeh

发明人： Huiming Bu ,  Ming Cai ,  Kevin K. Chan ,  Dechao Guo ,  Ravikumar Ramachandran ,  Liyang Song ,  Chun-Chen Yeh

IPC分类号： H01L29/78

CPC分类号： H01L29/78 ,  H01L29/4966 ,  H01L29/51 ,  H01L29/665 ,  H01L29/66628

摘要： A gate stack structure for a transistor device includes a gate dielectric layer formed over a substrate; a first silicon gate layer formed over the gate dielectric layer; a dopant-rich monolayer formed over the first silicon gate layer; and a second silicon gate layer formed over the dopant-rich monolayer, wherein the dopant-rich monolayer prevents silicidation of the first silicon gate layer during silicidation of the second silicon gate layer.

摘要翻译： 用于晶体管器件的栅极堆叠结构包括形成在衬底上的栅极电介质层; 形成在所述栅极介电层上的第一硅栅极层; 在第一硅栅极层上形成的掺杂剂富含单层; 以及形成在所述富掺杂剂单层上的第二硅栅极层，其中所述富掺杂剂层在所述第二硅栅极层的硅化期间防止所述第一硅栅极层的硅化。

公开(公告)号：US20130319613A1

公开(公告)日：2013-12-05

申请号：US13545456

申请日：2012-07-10

申请人： Veeraraghavan S. Basker ,  Huiming Bu ,  Kangguo Cheng ,  Balasubramanian S. Haran ,  Nicolas Loubet ,  Shom Ponoth ,  Stefan Schmitz ,  Theodorus E. Standaert ,  Tenko Yamashita

发明人： Veeraraghavan S. Basker ,  Huiming Bu ,  Kangguo Cheng ,  Balasubramanian S. Haran ,  Nicolas Loubet ,  Shom Ponoth ,  Stefan Schmitz ,  Theodorus E. Standaert ,  Tenko Yamashita

IPC分类号： H01L21/308

CPC分类号： H01L29/66795 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/6681

摘要： A method for making dual-epi FinFETs is described. The method includes adding a first epitaxial material to an array of fins. The method also includes covering at least a first portion of the array of fins using a first masking material and removing the first epitaxial material from an uncovered portion of the array of fins. Adding a second epitaxial material to the fins in the uncovered portion of the array of fins is included in the method. The method also includes covering a second portion of the array of fins using a second masking material and performing a directional etch using the first masking material and the second masking material. Apparatus and computer program products are also described.

摘要翻译： 描述了制造双外延FinFET的方法。 该方法包括将第一外延材料添加到翅片阵列。 该方法还包括使用第一掩蔽材料覆盖翅片阵列的至少第一部分并且从翅片阵列的未覆盖部分移除第一外延材料。 在散热片阵列的未覆盖部分中的翅片上添加第二外延材料包括在该方法中。 该方法还包括使用第二掩模材料覆盖翅片阵列的第二部分，并使用第一掩模材料和第二掩模材料执行定向蚀刻。 还描述了装置和计算机程序产品。

公开(公告)号：US08445334B1

公开(公告)日：2013-05-21

申请号：US13330746

申请日：2011-12-20

申请人： Veeraraghavan S. Basker ,  Huiming Bu ,  Effendi Leobandung ,  Theodorus E. Standaert ,  Tenko Yamashita ,  Chun-Chen Yeh

发明人： Veeraraghavan S. Basker ,  Huiming Bu ,  Effendi Leobandung ,  Theodorus E. Standaert ,  Tenko Yamashita ,  Chun-Chen Yeh

IPC分类号： H01L21/00 ,  H01L21/84

CPC分类号： H01L29/7843 ,  H01L29/6656 ,  H01L29/66795

摘要： FinFETS and methods for making FinFETs with a recessed stress liner. A method includes providing an SOI substrate with fins, forming a gate over the fins, forming an off-set spacer on the gate, epitaxially growing a film to merge the fins, depositing a dummy spacer around the gate, and recessing the merged epi film. Silicide is then formed on the recessed merged epi film followed by deposition of a stress liner film over the FinFET. By using a recessed merged epi process, a MOSFET with a vertical silicide (i.e. perpendicular to the substrate) can be formed. The perpendicular silicide improves spreading resistance.

摘要翻译： FinFET和用于制造具有凹陷应力衬垫的FinFET的方法。 一种方法包括向SOI衬底提供翅片，在鳍片上形成栅极，在栅极上形成偏置间隔物，外延生长膜以合并鳍片，在栅极周围沉积虚拟间隔物，并使合并的膜片膜凹陷 。 然后在凹陷的合并epi膜上形成硅化物，然后在FinFET上沉积应力衬垫膜。 通过使用凹入的合并epi工艺，可以形成具有垂直硅化物（即垂直于衬底）的MOSFET。 垂直硅化物提高了耐扩散性。