公开(公告)号：US07704828B2

公开(公告)日：2010-04-27

申请号：US11741639

申请日：2007-04-27

申请人： Jung-Min Oh ,  Jeong-Nam Han ,  Chang-Ki Hong ,  Kun-Tack Lee ,  Dae-Hyuk Kang ,  Sung-Il Cho

发明人： Jung-Min Oh ,  Jeong-Nam Han ,  Chang-Ki Hong ,  Kun-Tack Lee ,  Dae-Hyuk Kang ,  Sung-Il Cho

IPC分类号： H01L21/8242

CPC分类号： H01L28/91

摘要： A method of fabricating a semiconductor device is provided. The method includes forming a mold for forming a storage electrode, forming sacrificial spacers at side walls of openings in the mold, forming a conductive film for a storage electrode along the inside of the openings, removing the mold by a wet etching process, removing the sacrificial spacers by a dry etching process, and sequentially forming a dielectric film and an upper electrode on the storage electrode.

摘要翻译： 提供一种制造半导体器件的方法。 该方法包括形成用于形成存储电极的模具，在模具的开口的侧壁处形成牺牲隔离物，沿着开口的内部形成用于存储电极的导电膜，通过湿法蚀刻工艺移除模具， 牺牲隔离物，并且在存储电极上依次形成电介质膜和上电极。

公开(公告)号：US07498217B2

公开(公告)日：2009-03-03

申请号：US11746761

申请日：2007-05-10

申请人： Jung-Min Oh ,  Jeong-Nam Han ,  Chang-Ki Hong ,  Kun-Tack Lee ,  Dae-Hyuk Kang ,  Woo-Gwan Shim ,  Jong-Won Lee

发明人： Jung-Min Oh ,  Jeong-Nam Han ,  Chang-Ki Hong ,  Kun-Tack Lee ,  Dae-Hyuk Kang ,  Woo-Gwan Shim ,  Jong-Won Lee

IPC分类号： H01L21/8238 ,  H01L21/8242 ,  H01L21/336

CPC分类号： H01L27/115 ,  H01L21/76229 ,  H01L27/11568

摘要： In a method of manufacturing a semiconductor device such as a SONOS type semiconductor device, a trench is formed on a substrate. An isolation layer protruding from the substrate is formed to fill the trench. After a first layer is formed on the substrate, a preliminary second layer pattern is formed on the first layer. The preliminary second layer pattern has an upper face substantially lower than or substantially equal to an upper face of the isolation layer. A third layer is formed on the preliminary second layer and the isolation layer. A fourth layer is formed on the third layer. The fourth layer, the third layer, the preliminary second layer pattern and the first layer are partially etched to form a gate structure on the substrate. Source/drain regions are formed at portions of the substrate adjacent to the gate structure.

摘要翻译： 在制造诸如SONOS型半导体器件的半导体器件的方法中，在衬底上形成沟槽。 形成从衬底突出的隔离层以填充沟槽。 在基板上形成第一层之后，在第一层上形成预备的第二层图案。 预备的第二层图案具有基本上低于或基本上等于隔离层的上表面的上表面。 在初步第二层和隔离层上形成第三层。 在第三层上形成第四层。 部分蚀刻第四层，第三层，初步第二层图案和第一层，以在基板上形成栅极结构。 源极/漏极区域形成在与栅极结构相邻的衬底的部分处。

公开(公告)号：US08766343B2

公开(公告)日：2014-07-01

申请号：US13356032

申请日：2012-01-23

申请人： Dae-Hyuk Kang ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Woo-Gwan Shim ,  Ji-Hoon Cha ,  Im-Soo Park ,  Hyo-San Lee ,  Young-Hoo Kim ,  Jung-Min Oh

发明人： Dae-Hyuk Kang ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Woo-Gwan Shim ,  Ji-Hoon Cha ,  Im-Soo Park ,  Hyo-San Lee ,  Young-Hoo Kim ,  Jung-Min Oh

IPC分类号： H01L27/108 ,  H01L29/94

CPC分类号： H01L28/91 ,  H01L27/10817 ,  H01L27/10852 ,  H01L28/87

摘要： In a method of forming a capacitor, a first mold layer pattern including a first insulating material may be formed on a substrate. The first mold layer pattern may have a trench. A supporting layer including a second insulating material may be formed in the trench. The second insulating material may have an etching selectivity with respect to the first insulating material. A second mold layer may be formed on the first mold layer pattern and the supporting layer pattern. A lower electrode may be formed through the second mold layer and the first mold layer pattern. The lower electrode may make contact with a sidewall of the supporting layer pattern. The first mold layer pattern and the second mold layer may be removed. A dielectric layer and an upper electrode may be formed on the lower electrode and the supporting layer pattern.

摘要翻译： 在形成电容器的方法中，可以在基板上形成包括第一绝缘材料的第一模层图案。 第一模层图案可以具有沟槽。 可以在沟槽中形成包括第二绝缘材料的支撑层。 第二绝缘材料可以具有相对于第一绝缘材料的蚀刻选择性。 可以在第一模层图案和支撑层图案上形成第二模层。 可以通过第二模具层和第一模具层图案形成下部电极。 下电极可以与支撑层图案的侧壁接触。 可以去除第一模层图案和第二模层。 电介质层和上电极可以形成在下电极和支撑层图案上。

公开(公告)号：US20120112317A1

公开(公告)日：2012-05-10

申请号：US13356032

申请日：2012-01-23

申请人： Dae-Hyuk Kang ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Woo-Gwan Shim ,  Ji-Hoon Cha ,  Im-Soo Park ,  Hyo-San Lee ,  Young-Hoo Kim ,  Jung-Min Oh

发明人： Dae-Hyuk Kang ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Woo-Gwan Shim ,  Ji-Hoon Cha ,  Im-Soo Park ,  Hyo-San Lee ,  Young-Hoo Kim ,  Jung-Min Oh

IPC分类号： H01L21/02

CPC分类号： H01L28/91 ,  H01L27/10817 ,  H01L27/10852 ,  H01L28/87

摘要： In a method of forming a capacitor, a first mold layer pattern including a first insulating material may be formed on a substrate. The first mold layer pattern may have a trench. A supporting layer including a second insulating material may be formed in the trench. The second insulating material may have an etching selectivity with respect to the first insulating material. A second mold layer may be formed on the first mold layer pattern and the supporting layer pattern. A lower electrode may be formed through the second mold layer and the first mold layer pattern. The lower electrode may make contact with a sidewall of the supporting layer pattern. The first mold layer pattern and the second mold layer may be removed. A dielectric layer and an upper electrode may be formed on the lower electrode and the supporting layer pattern.

摘要翻译： 在形成电容器的方法中，可以在基板上形成包括第一绝缘材料的第一模层图案。 第一模层图案可以具有沟槽。 可以在沟槽中形成包括第二绝缘材料的支撑层。 第二绝缘材料可以具有相对于第一绝缘材料的蚀刻选择性。 可以在第一模层图案和支撑层图案上形成第二模层。 可以通过第二模具层和第一模具层图案形成下部电极。 下电极可以与支撑层图案的侧壁接触。 可以去除第一模层图案和第二模层。 电介质层和上电极可以形成在下电极和支撑层图案上。

公开(公告)号：US20110306208A1

公开(公告)日：2011-12-15

申请号：US13157393

申请日：2011-06-10

申请人： Jung-Won Lee ,  Dae-Hyuk Kang ,  Bo-Un Yoon ,  Kun-Tack Lee

发明人： Jung-Won Lee ,  Dae-Hyuk Kang ,  Bo-Un Yoon ,  Kun-Tack Lee

IPC分类号： H01L21/28

CPC分类号： H01L28/91

摘要： Methods for forming a mold for a storage electrode in a semiconductor device include forming an interlayer dielectric layer including a contact plug on a substrate. A first mold dielectric layer is formed of a first material on the interlayer dielectric layer. A second mold dielectric layer is formed of a second material on the first mold dielectric layer. The second material has a different etch selectivity than the first material. A first opening is formed that penetrates the first and second mold dielectric layers. The first opening is dry etched to define a second opening having a larger width in the first mold dielectric layer than in the second mold dielectric layer based on the different etch selectivity of the first and second mold dielectric layers to define the mold for the storage electrode.

摘要翻译： 在半导体器件中形成用于存储电极的模具的方法包括在衬底上形成包括接触插塞的层间介电层。 第一模具电介质层由层间电介质层上的第一材料形成。 第二模具电介质层由第一模具电介质层上的第二材料形成。 第二种材料具有与第一种材料不同的蚀刻选择性。 形成穿过第一和第二模具电介质层的第一开口。 基于第一和第二模具电介质层的不同蚀刻选择性来限定用于存储电极的模具，第一开口被干蚀刻以限定在第一模具电介质层中具有比在第二模具电介质层中更大的宽度的第二开口 。

公开(公告)号：US20090280641A1

公开(公告)日：2009-11-12

申请号：US12437390

申请日：2009-05-07

申请人： Dae-Hyuk Kang ,  Young-Hoo Kim ,  Chang-Ki Hong ,  Kun-Tack Lee ,  Jae-Dong Lee ,  Dae-Hong Eom ,  Jeong-Nam Han

发明人： Dae-Hyuk Kang ,  Young-Hoo Kim ,  Chang-Ki Hong ,  Kun-Tack Lee ,  Jae-Dong Lee ,  Dae-Hong Eom ,  Jeong-Nam Han

IPC分类号： H01L21/3205

CPC分类号： H01L21/76843 ,  H01L21/28518 ,  H01L21/76814 ,  H01L21/76846 ,  H01L21/76855 ,  H01L23/485 ,  H01L27/24 ,  H01L2924/0002 ,  H01L2924/09701 ,  H01L2924/00

摘要： An insulation layer may be formed on an object having a contact region. The insulation layer may be partially etched to form an opening exposing the contact region. A material layer including silicon and oxygen may be formed on the exposed contact region. A metal layer may be formed on the material layer including silicon and oxygen. The material layer including silicon and oxygen may be reacted with the metal layer to form a metal oxide silicide layer at least on the contact region. A conductive layer may be formed on the metal oxide silicide layer to fill up the opening.

摘要翻译： 可以在具有接触区域的物体上形成绝缘层。 绝缘层可以被部分蚀刻以形成暴露接触区域的开口。 可以在暴露的接触区域上形成包括硅和氧的材料层。 可以在包括硅和氧的材料层上形成金属层。 包括硅和氧的材料层可以与金属层反应，以至少在接触区域上形成金属氧化物硅化物层。 可以在金属氧化物硅化物层上形成导电层以填充开口。

公开(公告)号：US20080138972A1

公开(公告)日：2008-06-12

申请号：US11984340

申请日：2007-11-16

申请人： Dae-Hyuk Kang ,  Hyo-San Lee ,  Dong-Gyun Han ,  Chang-Ki Hong ,  Kun-Tack Lee

发明人： Dae-Hyuk Kang ,  Hyo-San Lee ,  Dong-Gyun Han ,  Chang-Ki Hong ,  Kun-Tack Lee

IPC分类号： H01L21/28 ,  B08B3/08

CPC分类号： H01L21/31133 ,  G03F7/422 ,  G03F7/425 ,  H01L21/28061 ,  H01L29/4941 ,  H01L29/517 ,  H01L29/6659 ,  H01L29/7833

摘要： A method of removing a photoresist may include permeating supercritical carbon dioxide into the photoresist on a substrate having a conductive structure including a metal. The photoresist permeating the supercritical carbon dioxide may be easily removable. The photoresist permeating the supercritical carbon dioxide may be removed using a photoresist cleaning solution from the substrate. The photoresist cleaning solution may include an alkanolamine solution of about 8 percent by weight to about 20 percent by weight, a polar organic solution of about 25 percent by weight to about 40 percent by weight, a reducing agent of about 0.5 percent by weight to about 3 percent by weight with the remainder being water. The photoresist may be easily removed without damaging the conductive structure in a plasma process.

摘要翻译： 去除光致抗蚀剂的方法可以包括在具有包括金属的导电结构的基底上的光致抗蚀剂中渗透超临界二氧化碳。 渗透超临​​界二氧化碳的光致抗蚀剂可以容易地去除。 可以使用来自基底的光致抗蚀剂清洁溶液去除渗透超临界二氧化碳的光致抗蚀剂。 光致抗蚀剂清洁溶液可以包括约8重量％至约20重量％的链烷醇胺溶液，约25重量％至约40重量％的极性有机溶液，约0.5重量％至约 3重量％，其余为水。 可以容易地去除光致抗蚀剂，而不会在等离子体工艺中损坏导电结构。

公开(公告)号：US08524569B2

公开(公告)日：2013-09-03

申请号：US13109527

申请日：2011-05-17

申请人： Dae-Hyuk Kang ,  Jung-Won Lee ,  Bo-Un Yoon ,  Kun-Tack Lee

发明人： Dae-Hyuk Kang ,  Jung-Won Lee ,  Bo-Un Yoon ,  Kun-Tack Lee

IPC分类号： H01L21/76 ,  H01L21/331 ,  H01L21/336

CPC分类号： H01L21/76229 ,  H01L21/28273 ,  H01L27/11526 ,  H01L27/11531

摘要： In a method of forming an isolation layer, first and second trenches are formed on a substrate. The first and the second trenches have first and second widths, respectively, and the second width is greater than the first width. A second isolation layer pattern partially fills the second trench. A first isolation layer pattern and the third isolation layer pattern are formed. The first isolation layer pattern fills the first trench, and the third isolation layer pattern is formed on the second isolation layer pattern and fills a remaining portion of the second trench.

摘要翻译： 在形成隔离层的方法中，在衬底上形成第一和第二沟槽。 第一和第二沟槽分别具有第一宽度和第二宽度，第二宽度大于第一宽度。 第二隔离层图案部分地填充第二沟槽。 形成第一隔离层图案和第三隔离层图案。 第一隔离层图案填充第一沟槽，并且第三隔离层图案形成在第二隔离层图案上并且填充第二沟槽的剩余部分。

公开(公告)号：US20120064680A1

公开(公告)日：2012-03-15

申请号：US13228867

申请日：2011-09-09

申请人： Jung-Min Oh ,  Bo-Un Yoon ,  Gyu-Wan Choi ,  Kun-Tack Lee ,  Dae-Hyuk Kang ,  Im-Soo Park ,  Dong-Seok Lee ,  Young-Hoo Kim

发明人： Jung-Min Oh ,  Bo-Un Yoon ,  Gyu-Wan Choi ,  Kun-Tack Lee ,  Dae-Hyuk Kang ,  Im-Soo Park ,  Dong-Seok Lee ,  Young-Hoo Kim

IPC分类号： H01L21/336 ,  H01G13/06

CPC分类号： H01G13/06

摘要： A method of forming a capacitor structure and manufacturing a semiconductor device, the method of forming a capacitor structure including sequentially forming a first mold layer, a supporting layer, a second mold layer, an anti-bowing layer, and a third mold layer on a substrate having a conductive region thereon; partially removing the third mold layer, the anti-bowing layer, the second mold layer, the supporting layer, and the first mold layer to form a first opening exposing the conductive region; forming a lower electrode on a sidewall and bottom of the first opening, the lower electrode being electrically connected to the conductive region; further removing the third mold layer, the anti-bowing layer, and the second mold layer; partially removing the supporting layer to form a supporting layer pattern; removing the first mold layer; and sequentially forming a dielectric layer and upper electrode on the lower electrode and the supporting layer pattern.

摘要翻译： 一种形成电容器结构并制造半导体器件的方法，形成电容器结构的方法包括：依次形成第一模具层，支撑层，第二模具层，抗弯曲层和第三模具层 衬底，其上具有导电区域; 部分地去除第三模具层，抗弯曲层，第二模具层，支撑层和第一模具层，以形成暴露导电区域的第一开口; 在所述第一开口的侧壁和底部形成下电极，所述下电极电连接到所述导电区域; 进一步去除第三模具层，抗弯曲层和第二模具层; 部分地去除支撑层以形成支撑层图案; 去除第一模具层; 并且在下电极和支撑层图案上依次形成电介质层和上电极。

公开(公告)号：US20110201203A1

公开(公告)日：2011-08-18

申请号：US13025410

申请日：2011-02-11

申请人： Hyo-San Lee ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Dae-Hyuk Kang ,  Seong-Ho Moon ,  So-Ra Han

发明人： Hyo-San Lee ,  Bo-Un Yoon ,  Kun-Tack Lee ,  Dae-Hyuk Kang ,  Seong-Ho Moon ,  So-Ra Han

IPC分类号： H01L21/311

CPC分类号： H01L21/31111 ,  H01L21/32134 ,  H01L21/76802 ,  H01L27/10852 ,  H01L27/10876 ,  H01L27/10894 ,  H01L27/11578 ,  H01L27/11582 ,  H01L28/91 ,  H01L29/4236 ,  H01L29/66621 ,  H01L29/66833 ,  H01L29/7926

摘要： In a method of forming a hole, an insulation layer is formed on a substrate, and a preliminary hole exposing the substrate is formed through the insulation layer. A photosensitive layer pattern including an organic polymer is then formed on the substrate to fill the preliminary hole. An etching gas including hydrogen fluoride (HF) or fluorine (F2) is then provided onto the photosensitive layer pattern to etch the insulation layer so that width of the preliminary hole is increased.

摘要翻译： 在形成孔的方法中，在基板上形成绝缘层，通过绝缘层形成露出基板的预备孔。 然后在基板上形成包含有机聚合物的感光层图案以填充预备孔。 然后将包含氟化氢（HF）或氟（F2）的蚀刻气体提供到感光层图案上以蚀刻绝缘层，使得预备孔的宽度增加。