利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

790 条记录 (耗时 0.057 秒)

    Phase change memory cell with constriction structure
    14.
    发明授权
    Phase change memory cell with constriction structure 有权
    具有收缩结构的相变记忆体

    公开(公告)号：US08809108B2

    公开(公告)日：2014-08-19

    申请号：US12950827

    申请日：2010-11-19

    申请人： Jun Liu ,  Michael P. Violette

    发明人： Jun Liu ,  Michael P. Violette

    IPC分类号： H01L21/00 ,  H01L45/00

    CPC分类号： H01L45/06 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/1253 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1608 ,  H01L45/1675 ,  H01L45/1683

    摘要： Some embodiments include methods of forming memory cells. Such methods can include forming a first electrode, a second electrode, and a memory element directly contacting the first and second electrodes. Forming the memory element can include forming a programmable portion of the memory element isolated from the first electrode by a first portion of the memory element and isolated from the second electrode by a second portion of the memory element. Other embodiments are described.

    摘要翻译： 一些实施例包括形成存储器单元的方法。 这样的方法可以包括形成第一电极，第二电极和直接接触第一和第二电极的存储元件。 存储元件的形成可以包括通过存储元件的第一部分形成与第一电极隔离的存储元件的可编程部分，并通过存储元件的第二部分与第二电极隔离。 描述其他实施例。

    Computer-guided holistic optimization of MapReduce applications
    15.
    发明授权
    Computer-guided holistic optimization of MapReduce applications 有权
    MapReduce应用程序的计算机引导整体优化

    公开(公告)号：US08793674B2

    公开(公告)日：2014-07-29

    申请号：US13622048

    申请日：2012-09-18

    申请人： Nishkam Ravi ,  Jun Liu ,  Srimat T. Chakradhar

    发明人： Nishkam Ravi ,  Jun Liu ,  Srimat T. Chakradhar

    IPC分类号： G06F9/45 ,  G06F9/44

    CPC分类号： G06F8/443 ,  G06F8/433 ,  G06F9/4488

    摘要： A method for compiler-guided optimization of MapReduce type applications that includes applying transformations and optimizations to JAVA bytecode of an original application by an instrumenter which carries out static analysis to determine application properties depending on the optimization being performed and provides an output of optimized JAVA bytecode, and executing the application and analyzing generated trace and feeds information back into the instrumenter by a trace analyzer, the trace analyzer and instrumenter invoking each other iteratively and exchanging information through files.

    摘要翻译： 一种用于MapReduce类型应用程序的编译器引导优化的方法，其中包括通过执行静态分析以根据正在执行的优化来确定应用程序属性的原始应用程序的JAVA字节码应用转换和优化，并提供优化的JAVA字节码输出 ，并通过跟踪分析器，跟踪分析器和检测器进行迭代调用并通过文件交换信息来执行应用程序并分析产生的跟踪并将信息反馈给检测器。

    Signaling message prioritization
    16.
    发明授权
    Signaling message prioritization 有权
    信令消息优先级

    公开(公告)号：US08774087B2

    公开(公告)日：2014-07-08

    申请号：US12748288

    申请日：2010-03-26

    申请人： Pablo Tapia ,  Jun Liu ,  Mark McDiarmid

    发明人： Pablo Tapia ,  Jun Liu ,  Mark McDiarmid

    IPC分类号： H04W4/00

    CPC分类号： H04L47/2441 ,  H04L47/14 ,  H04L47/2466 ,  H04W28/0268

    摘要： Methods, system, and articles are described herein for receiving and prioritizing a plurality of signaling messages based at least on classifications of the signaling messages. At least a number of the signaling messages are processed in order of priority, the number processed being based at least on a volume of the signaling messages.

    摘要翻译： 本文描述了方法，系统和文章，用于至少基于信令消息的分类来接收和优先化多个信令消息。 至少多个信令消息按照优先级的顺序进行处理，所处理的数量至少基于信令消息的卷。

    Memory cells, methods of forming memory cells and methods of forming memory arrays
    17.
    发明授权
    Memory cells, methods of forming memory cells and methods of forming memory arrays 有权
    存储单元，形成存储单元的方法和形成存储器阵列的方法

    公开(公告)号：US08735862B2

    公开(公告)日：2014-05-27

    申请号：US13084011

    申请日：2011-04-11

    申请人： Jun Liu ,  John K. Zahurak

    发明人： Jun Liu ,  John K. Zahurak

    IPC分类号： H01L47/00

    CPC分类号： H01L45/06 ,  H01L27/2436 ,  H01L27/2463 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/1253 ,  H01L45/144 ,  H01L45/1608 ,  H01L45/1683

    摘要： Some embodiments include memory cells which have multiple programmable material structures between a pair of electrodes. One of the programmable material structures has a first edge, and another of the programmable material structures has a second edge that contacts the first edge. Some embodiments include methods of forming an array of memory cells. First programmable material segments are formed over bottom electrodes. The first programmable material segments extend along a first axis. Lines of second programmable material are formed over the first programmable material segments, and are formed to extend along a second axis that intersects the first axis. The second programmable material lines have lower surfaces that contact upper surfaces of the first programmable material segments. Top electrode lines are formed over the second programmable material lines.

    摘要翻译： 一些实施例包括在一对电极之间具有多个可编程材料结构的存储器单元。 可编程材料结构之一具有第一边缘，另一个可编程材料结构具有接触第一边缘的第二边缘。 一些实施例包括形成存储器单元阵列的方法。 第一可编程材料段形成在底部电极上。 第一可编程材料段沿第一轴线延伸。 第二可编程材料的线形成在第一可编程材料段上，并且形成为沿与第一轴相交的第二轴线延伸。 第二可编程材料线具有接触第一可编程材料段的上表面的下表面。 顶部电极线形成在第二可编程材料线上。

    Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same
    18.
    发明授权
    Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same 有权
    具有界面粘合加热层的可变电阻记忆装置，使用其的系统及其形成方法

    公开(公告)号：US08717799B2

    公开(公告)日：2014-05-06

    申请号：US13587465

    申请日：2012-08-16

    申请人： Jun Liu

    发明人： Jun Liu

    IPC分类号： G11C17/00

    CPC分类号： H01L45/1233 ,  H01L45/06 ,  H01L45/126 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1675

    摘要： A variable resistance memory element and method of forming the same. The memory element includes a first electrode, a resistivity interfacial layer having a first surface coupled to said first electrode; a resistance changing material, e.g. a phase change material, having a first surface coupled to a second surface of said resistivity interfacial layer, and a second electrode coupled to a second surface of said resistance changing material.

    摘要翻译： 一种可变电阻记忆元件及其形成方法。 存储元件包括第一电极，电阻率界面层，其具有耦合到所述第一电极的第一表面; 电阻变化材料，例如 相变材料，具有耦合到所述电阻率界面层的第二表面的第一表面，以及耦合到所述电阻变化材料的第二表面的第二电极。

    Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
    19.
    发明授权
    Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling 有权
    使用场诱导反铁磁或铁磁耦合的自旋转矩传递单元结构

    公开(公告)号：US08665640B2

    公开(公告)日：2014-03-04

    申请号：US13544670

    申请日：2012-07-09

    申请人： Jun Liu ,  Gurtej Sandhu

    发明人： Jun Liu ,  Gurtej Sandhu

    IPC分类号： G11C11/00

    CPC分类号： H01F10/329 ,  B82Y25/00 ,  G01R33/093 ,  G01R33/1284 ,  G11C11/161 ,  G11C11/1675 ,  H01F10/3254 ,  H01F10/3268

    摘要： A magnetic memory cell including a soft magnetic layer and a coupling layer, and methods of operating the memory cell are provided. The memory cell includes a stack with a free ferromagnetic layer and a pinned ferromagnetic layer, and a soft magnetic layer and a coupling layer may also be formed as layers in the stack. The coupling layer may cause antiferromagnetic coupling to induce the free ferromagnetic layer to be magnetized in a direction antiparallel to the magnetization of the soft magnetic layer, or the coupling layer may cause ferromagnetic coupling to induce the free ferromagnetic layer to be magnetized in a direction parallel to the magnetization of the soft magnetic layer. The coupling layer, through a coupling effect, reduces the critical switching current of the memory cell.

    摘要翻译： 提供了包括软磁性层和耦合层的磁存储单元，以及操作存储单元的方法。 存储单元包括具有自由铁磁层和钉扎铁磁层的堆叠，并且软磁层和耦合层也可以形成为堆叠中的层。 耦合层可以引起反铁磁耦合以使自由铁磁层在与软磁层的磁化方向反平行的方向上被磁化，或者耦合层可以引起铁磁性耦合，以使得自由铁磁层在平行方向上被磁化 到软磁层的磁化。 耦合层通过耦合效应降低了存储单元的关键开关电流。

    METHODS OF FORMING NANO-SCALE PORES, NANO-SCALE ELECTRICAL CONTACTS, AND MEMORY DEVICES INCLUDING NANO-SCALE ELECTRICAL CONTACTS, AND RELATED STRUCTURES AND DEVICES
    20.
    发明申请
    METHODS OF FORMING NANO-SCALE PORES, NANO-SCALE ELECTRICAL CONTACTS, AND MEMORY DEVICES INCLUDING NANO-SCALE ELECTRICAL CONTACTS, AND RELATED STRUCTURES AND DEVICES 有权
    形成纳米尺度孔，纳米尺度电气接触的方法和包括纳米级电气接触的存储器件以及相关结构和器件

    公开(公告)号：US20140015143A1

    公开(公告)日：2014-01-16

    申请号：US13547228

    申请日：2012-07-12

    申请人： Jun Liu ,  Kunal R. Parekh

    发明人： Jun Liu ,  Kunal R. Parekh

    IPC分类号： H01L21/768 ,  H01L23/48 ,  H01L21/3105

    CPC分类号： H01L45/16 ,  H01L21/0337 ,  H01L21/76807 ,  H01L21/76816 ,  H01L27/2472 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/126 ,  H01L45/1273 ,  H01L45/14 ,  H01L45/146 ,  H01L45/147 ,  H01L2924/0002 ,  H01L2924/00

    摘要： Electrical contacts may be formed by forming dielectric liners along sidewalls of a dielectric structure, forming sacrificial liners over and transverse to the dielectric liners along sidewalls of a sacrificial structure, selectively removing portions of the dielectric liners at intersections of the dielectric liners and sacrificial liners to form pores, and at least partially filling the pores with a conductive material. Nano-scale pores may be formed by similar methods. Bottom electrodes may be formed and electrical contacts may be structurally and electrically coupled to the bottom electrodes to form memory devices. Nano-scale electrical contacts may have a rectangular cross-section of a first width and a second width, each width less than about 20 nm. Memory devices may include bottom electrodes, electrical contacts having a cross-sectional area less than about 150 nm2 over and electrically coupled to the bottom electrodes, and a cell material over the electrical contacts.

    摘要翻译： 电触点可以通过沿电介质结构的侧壁形成电介质衬垫而形成电介质衬垫，沿着牺牲结构的侧壁在电介质衬垫之上形成牺牲衬垫，并且在电介质衬垫的横向方向上形成牺牲衬垫，在电介质衬垫和牺牲衬套的交点处选择性地去除介质衬垫的部分， 形成孔，并且用导电材料至少部分地填充孔。 可以通过类似的方法形成纳米尺度的孔。 可以形成底部电极，并且电触点可以在结构上和电耦合到底部电极以形成存储器件。 纳米级电触点可以具有第一宽度和第二宽度的矩形横截面，每个宽度小于约20nm。 存储器件可以包括底部电极，具有小于约150nm 2的横截面积并且电耦合到底部电极的电触点，以及电触点上的电池材料。