公开(公告)号：US08609517B2

公开(公告)日：2013-12-17

申请号：US12814088

申请日：2010-06-11

申请人： Clement Hsingjen Wann ,  Chih-Hsin Ko ,  Cheng-Hsien Wu

发明人： Clement Hsingjen Wann ,  Chih-Hsin Ko ,  Cheng-Hsien Wu

IPC分类号： H01L21/20 ,  H01L21/36

CPC分类号： H01L21/0262 ,  C30B25/105 ,  C30B25/186 ,  C30B29/40 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02538 ,  H01L21/02639 ,  H01L21/76224

摘要： A device includes providing a silicon substrate; annealing the silicon substrate at a first temperature higher than about 900° C.; and lowering a temperature of the silicon substrate from the first temperature to a second temperature. A temperature lowering rate during the step of lowering the temperature is greater than about 1° C./second. A III-V compound semiconductor region is epitaxially grown on a surface of the silicon substrate using metal organic chemical vapor deposition (MOCVD).

摘要翻译： 一种器件包括提供硅衬底; 在高于约900℃的第一温度下退火硅衬底; 以及将所述硅衬底的温度从所述第一温度降低到第二温度。 在降低温度的步骤期间的降温速率大于约1℃/秒。 使用金属有机化学气相沉积（MOCVD）在硅衬底的表面上外延生长III-V族化合物半导体区域。

公开(公告)号：US08486770B1

公开(公告)日：2013-07-16

申请号：US13340937

申请日：2011-12-30

申请人： Cheng-Hsien Wu ,  Chih-Hsin Ko ,  Clement Hsingjen Wann

发明人： Cheng-Hsien Wu ,  Chih-Hsin Ko ,  Clement Hsingjen Wann

IPC分类号： H01L21/335

CPC分类号： H01L27/1211 ,  H01L21/823821 ,  H01L21/8258 ,  H01L21/845 ,  H01L29/1054 ,  H01L29/267

摘要： A CMOS FinFET device and method for fabricating a CMOS FinFET device is disclosed. An exemplary CMOS FinFET device includes a substrate including a first region and a second region. The CMOS FinFET further includes a fin structure disposed over the substrate including a first fin in the first region and a second fin in the second region. The CMOS FinFET further includes a first portion of the first fin comprising a material that is the same material as the substrate and a second portion of the first fin comprising a III-V semiconductor material deposited over the first portion of the first fin. The CMOS FinFET further includes a first portion of the second fin comprising a material that is the same material as the substrate and a second portion of the second fin comprising a germanium (Ge) material deposited over the first portion of the second fin.

摘要翻译： 公开了一种用于制造CMOS FinFET器件的CMOS FinFET器件和方法。 示例性的CMOS FinFET器件包括包括第一区域和第二区域的衬底。 CMOS FinFET还包括布置在衬底上的翅片结构，其包括在第一区域中的第一鳍片和在第二区域中的第二鳍片。 CMOS FinFET还包括第一鳍片的第一部分，其包括与衬底相同的材料的材料，以及第一鳍片的第二部分，其包括沉积在第一鳍片的第一部分上的III-V半导体材料。 CMOS FinFET还包括第二鳍片的第一部分，其包括与衬底相同的材料，第二鳍片的第二部分包括沉积在第二鳍片的第一部分上的锗（Ge）材料。

公开(公告)号：US08426890B2

公开(公告)日：2013-04-23

申请号：US13461595

申请日：2012-05-01

申请人： Cheng-Hsien Wu ,  Chih-Hsin Ko ,  Clement Hsingjen Wann

发明人： Cheng-Hsien Wu ,  Chih-Hsin Ko ,  Clement Hsingjen Wann

IPC分类号： H01L31/102

CPC分类号： H01L21/8258 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02538 ,  H01L21/02639 ,  H01L21/02667 ,  H01L21/02675

摘要： Stacking faults are reduced or eliminated by epitaxially growing a III-V compound semiconductor region in a trench followed by capping and annealing the region. The capping layer limits the escape of atoms from the region and enables the reduction or elimination of stacking faults along with the annealing.

摘要翻译： 通过在沟槽中外延生长III-V族化合物半导体区域，然后对该区域进行封盖和退火，来减少或消除堆叠故障。 封盖层限制了原子从该区域的逃逸，并且能够与退火一起减少或消除堆垛层错。

公开(公告)号：US20110180846A1

公开(公告)日：2011-07-28

申请号：US12694002

申请日：2010-01-26

申请人： Heng-Kuang Lin ,  Pei-Chin Chiu ,  Jen-Inn Chyi ,  Han-Chieh Ho ,  Clement Hsingjen Wann ,  Chih-Hsin Ko ,  Cheng-Hsien Wu

发明人： Heng-Kuang Lin ,  Pei-Chin Chiu ,  Jen-Inn Chyi ,  Han-Chieh Ho ,  Clement Hsingjen Wann ,  Chih-Hsin Ko ,  Cheng-Hsien Wu

IPC分类号： H01L27/092 ,  H01L29/20

CPC分类号： H01L29/205 ,  B82Y10/00 ,  H01L21/8252 ,  H01L27/085 ,  H01L27/0883 ,  H01L27/092 ,  H01L29/122 ,  H01L29/42316 ,  H01L29/42356 ,  H01L29/66462 ,  H01L29/7783

摘要： An integrated circuit structure includes a substrate and a first and a second plurality of III-V semiconductor layers. The first plurality of III-V semiconductor layers includes a first bottom barrier over the substrate; a first channel layer over the first bottom barrier; and a first top barrier over the first channel layer. A first field-effect transistor (FET) includes a first channel region, which includes a portion of the first channel layer. The second plurality of III-V semiconductor layers is over the first plurality of III-V semiconductor layers and includes a second bottom barrier; a second channel layer over the second bottom barrier; and a second top barrier over the second channel layer. A second FET includes a second channel region, which includes a portion of the second channel layer.

摘要翻译： 集成电路结构包括基板和第一和第二多个III-V半导体层。 所述第一多个III-V半导体层包括在所述衬底上的第一底部阻挡层; 在第一底部屏障上的第一通道层; 以及第一通道层上的第一顶部势垒。 第一场效应晶体管（FET）包括第一沟道区，其包括第一沟道层的一部分。 第二多个III-V半导体层在第一多个III-V半导体层之上，并且包括第二底部屏障; 在第二底部屏障上的第二通道层; 以及在第二通道层上的第二顶部阻挡层。 第二FET包括第二沟道区，其包括第二沟道层的一部分。

公开(公告)号：US08836016B2

公开(公告)日：2014-09-16

申请号：US13415339

申请日：2012-03-08

申请人： Cheng-Hsien Wu ,  Chih-Hsin Ko ,  Clement Hsingjen Wann

发明人： Cheng-Hsien Wu ,  Chih-Hsin Ko ,  Clement Hsingjen Wann

IPC分类号： H01L29/772

CPC分类号： H01L29/7851 ,  H01L21/0259 ,  H01L21/02636 ,  H01L21/02639 ,  H01L21/02658 ,  H01L21/76224 ,  H01L21/8252 ,  H01L29/0649 ,  H01L29/1037 ,  H01L29/1054 ,  H01L29/205 ,  H01L29/267 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/66795 ,  H01L29/7786 ,  H01L29/7842 ,  H01L29/7848 ,  H01L29/785

摘要： An embodiment is a structure comprising a substrate, a high energy bandgap material, and a high carrier mobility material. The substrate comprises a first isolation region and a second isolation region. Each of first and second isolation regions extends below a first surface of the substrate between the first and second isolation regions. The high energy bandgap material is over the first surface of the substrate and is disposed between the first and second isolation regions. The high carrier mobility material is over the high energy bandgap material. The high carrier mobility material extends higher than respective top surfaces of the first and second isolation regions to form a fin.

摘要翻译： 实施例是包括基板，高能带隙材料和高载流子迁移率材料的结构。 衬底包括第一隔离区域和第二隔离区域。 第一隔离区域和第二隔离区域中的每一个在第一和第二隔离区域之间延伸到衬底的第一表面的下方。 高能带隙材料在衬底的第一表面上方并且设置在第一和第二隔离区之间。 高载流子迁移率材料超过高能带隙材料。 高载流子迁移率材料比第一和第二隔离区域的相应顶表面高，以形成翅片。

公开(公告)号：US20130248948A1

公开(公告)日：2013-09-26

申请号：US13426106

申请日：2012-03-21

申请人： Ta-Chun Ma ,  Cheng-Hsien Wu ,  Chih-Hsin Ko ,  Clement Hsingjen Wann

发明人： Ta-Chun Ma ,  Cheng-Hsien Wu ,  Chih-Hsin Ko ,  Clement Hsingjen Wann

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7848 ,  H01L21/02639 ,  H01L21/30604 ,  H01L21/3083 ,  H01L29/045 ,  H01L29/0688 ,  H01L29/1037 ,  H01L29/66636 ,  H01L29/66681 ,  H01L29/66795 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7851 ,  H01L29/7853

摘要： An embodiment is a FinFET device. The FinFET device comprises a fin, a first source/drain region, a second source/drain region, and a channel region. The fin is raised above a substrate. The first source/drain region and the second source/drain region are in the fin. The channel region is laterally between the first and second source/drain regions. The channel region has facets that are not parallel and not perpendicular to a top surface of the substrate.

公开(公告)号：US20130168771A1

公开(公告)日：2013-07-04

申请号：US13340937

申请日：2011-12-30

申请人： Cheng-Hsien Wu ,  Chih-Hsin Ko ,  Clement Hsingjen Wann

发明人： Cheng-Hsien Wu ,  Chih-Hsin Ko ,  Clement Hsingjen Wann

IPC分类号： H01L27/12 ,  H01L21/84 ,  H01L21/8238 ,  H01L27/092

CPC分类号： H01L27/1211 ,  H01L21/823821 ,  H01L21/8258 ,  H01L21/845 ,  H01L29/1054 ,  H01L29/267

摘要： A CMOS FinFET device and method for fabricating a CMOS FinFET device is disclosed. An exemplary CMOS FinFET device includes a substrate including a first region and a second region. The CMOS FinFET further includes a fin structure disposed over the substrate including a first fin in the first region and a second fin in the second region. The CMOS FinFET further includes a first portion of the first fin comprising a material that is the same material as the substrate and a second portion of the first fin comprising a III-V semiconductor material deposited over the first portion of the first fin. The CMOS FinFET further includes a first portion of the second fin comprising a material that is the same material as the substrate and a second portion of the second fin comprising a germanium (Ge) material deposited over the first portion of the second fin.

摘要翻译： 公开了一种用于制造CMOS FinFET器件的CMOS FinFET器件和方法。 示例性的CMOS FinFET器件包括包括第一区域和第二区域的衬底。 CMOS FinFET还包括布置在衬底上的翅片结构，其包括在第一区域中的第一鳍片和在第二区域中的第二鳍片。 CMOS FinFET还包括第一鳍片的第一部分，其包括与衬底相同的材料的材料，以及第一鳍片的第二部分，其包括沉积在第一鳍片的第一部分上的III-V半导体材料。 CMOS FinFET还包括第二鳍片的第一部分，其包括与衬底相同的材料，第二鳍片的第二部分包括沉积在第二鳍片的第一部分上的锗（Ge）材料。

公开(公告)号：US09246004B2

公开(公告)日：2016-01-26

申请号：US13296723

申请日：2011-11-15

申请人： Cheng-Hsien Wu ,  Chih-Hsin Ko ,  Clement Hsingjen Wann

发明人： Cheng-Hsien Wu ,  Chih-Hsin Ko ,  Clement Hsingjen Wann

IPC分类号： H01L29/78 ,  H01L21/3065 ,  H01L29/08 ,  H01L29/267 ,  H01L29/66

CPC分类号： H01L29/7848 ,  H01L21/3065 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/20 ,  H01L29/22 ,  H01L29/267 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66795

摘要： A strained structure of a semiconductor device is disclosed. An exemplary structure for a semiconductor device comprises a substrate comprising a major surface; a gate stack on the major surface of the substrate; a shallow trench isolation (STI) disposed on one side of the gate stack, wherein the STI is within the substrate; and a cavity filled with a strained structure distributed between the gate stack and the STI, wherein the cavity comprises one sidewall formed by the STI, one sidewall formed by the substrate, and a bottom surface formed by the substrate, wherein the strained structure comprises a SiGe layer and a first strained film adjoining the sidewall of the STI.

摘要翻译： 公开了半导体器件的应变结构。 半导体器件的示例性结构包括：包括主表面的衬底; 在基板的主表面上的栅极堆叠; 设置在所述栅极堆叠的一侧上的浅沟槽隔离（STI），其中所述STI位于所述衬底内; 以及填充有分布在所述栅叠层和所述STI之间的应变结构的空腔，其中所述空腔包括由所述STI形成的一个侧壁，由所述基板形成的一个侧壁和由所述基板形成的底表面，其中所述应变结构包括 SiGe层和邻接STI侧壁的第一应变膜。

公开(公告)号：US09184050B2

公开(公告)日：2015-11-10

申请号：US12847877

申请日：2010-07-30

申请人： Clement Hsingjen Wann ,  Chih-Hsin Ko ,  Cheng-Hsien Wu

发明人： Clement Hsingjen Wann ,  Chih-Hsin Ko ,  Cheng-Hsien Wu

IPC分类号： H01L21/20 ,  H01L21/02 ,  H01L21/762 ,  H01L29/04 ,  H01L29/06

CPC分类号： H01L21/76283 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/31111 ,  H01L21/32055 ,  H01L21/76224 ,  H01L21/76272 ,  H01L29/045 ,  H01L29/0657 ,  H01L29/0692 ,  H01L29/2003

摘要： A semiconductor device having an epitaxial layer a method of manufacture thereof is provided. The semiconductor device has a substrate with a trench formed therein and a recess formed below the trench. The recess has sidewalls with a (111) crystal orientation. The depth of the trench is such that the depth is greater than or equal to one-half a length of sidewalls of the recess. An epitaxial layer is formed in the recess and the trench. The depth of the trench is sufficient to cause dislocations formed between the interface of the semiconductor substrate and the epitaxial layer to terminate along sidewalls of the trench.

摘要翻译： 提供具有外延层的半导体器件的制造方法。 半导体器件具有形成在其中的沟槽的衬底和形成在沟槽下方的凹部。 凹槽具有（111）晶体取向的侧壁。 沟槽的深度使得深度大于或等于凹部的侧壁长度的二分之一。 在凹槽和沟槽中形成外延层。 沟槽的深度足以引起在半导体衬底和外延层的界面之间形成的位错，从而沿沟槽的侧壁终止。

公开(公告)号：US09105654B2

公开(公告)日：2015-08-11

申请号：US13426106

申请日：2012-03-21

申请人： Ta-Chun Ma ,  Cheng-Hsien Wu ,  Chih-Hsin Ko ,  Clement Hsingjen Wann

发明人： Ta-Chun Ma ,  Cheng-Hsien Wu ,  Chih-Hsin Ko ,  Clement Hsingjen Wann

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/66

CPC分类号： H01L29/7848 ,  H01L21/02639 ,  H01L21/30604 ,  H01L21/3083 ,  H01L29/045 ,  H01L29/0688 ,  H01L29/1037 ,  H01L29/66636 ,  H01L29/66681 ,  H01L29/66795 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7851 ,  H01L29/7853

摘要： An embodiment is a FinFET device. The FinFET device comprises a fin, a first source/drain region, a second source/drain region, and a channel region. The fin is raised above a substrate. The first source/drain region and the second source/drain region are in the fin. The channel region is laterally between the first and second source/drain regions. The channel region has facets that are not parallel and not perpendicular to a top surface of the substrate.

摘要翻译： 一个实施例是FinFET器件。 FinFET器件包括鳍片，第一源极/漏极区域，第二源极/漏极区域和沟道区域。 翅片升高到基底之上。 第一源/漏区和第二源极/漏极区在鳍中。 沟道区域横向在第一和第二源极/漏极区域之间。 沟道区域具有不平行且不垂直于衬底顶表面的刻面。