公开(公告)号：US20120313692A1

公开(公告)日：2012-12-13

申请号：US13467648

申请日：2012-05-09

申请人： Sehat Sutardja ,  Ravishanker Krishnamoorthy ,  Siew Yong Chui

发明人： Sehat Sutardja ,  Ravishanker Krishnamoorthy ,  Siew Yong Chui

IPC分类号： G05F3/02

CPC分类号： H01L28/20 ,  H01L27/0676 ,  H01L27/0794

摘要： An integrated circuit (IC) including a first layer of a conducting material; a second layer of an insulating material, where the second layer has a first side arranged adjacent to the first layer, and a second side; and a substrate arranged adjacent to the second side of the second layer. A first well arranged in the substrate. The first well is adjacent to the second side of the second layer. The substrate and the first well have opposite doping.

摘要翻译： 一种包括导电材料的第一层的集成电路（IC） 绝缘材料的第二层，其中所述第二层具有邻近所述第一层设置的第一侧和第二侧; 以及布置成与第二层的第二侧相邻的衬底。 布置在基板中的第一阱。 第一井与第二层的第二侧相邻。 衬底和第一阱具有相反的掺杂。

公开(公告)号：US20120192001A1

公开(公告)日：2012-07-26

申请号：US13437490

申请日：2012-04-02

申请人： Sehat Sutardja

发明人： Sehat Sutardja

IPC分类号： G06F1/32

CPC分类号： G06F1/1647 ,  G06F1/1616 ,  G06F1/1692 ,  G06F1/3203 ,  G06F1/3287 ,  G06F1/3293 ,  Y02D10/122 ,  Y02D10/171 ,  Y02D50/20

摘要： A device operable in each of active and inactive modes includes first and second processors. The first processor performs, in accordance with a first power level, both wireless and non-wireless network processing. A second processor performs wireless network processing in accordance with a second power level. While the device is operating in the active mode: the first processor and the first display are powered up; the first display displays a result of the wireless network processing or the non-wireless network processing by the first processor; and the second processor and the second display are powered down. While the device is operating in the inactive mode: the first processor and the first display are powered down; the second processor and the second display are powered up; and the second display displays a result of the wireless network related processing by the second processor.

摘要翻译： 可在每个活动模式和非活动模式中操作的设备包括第一和第二处理器。 第一处理器根据第一功率电平执行无线和非无线网络处理。 第二处理器根据第二功率级执行无线网络处理。 当设备工作在主动模式时：第一个处理器和第一个显示器通电; 第一显示器显示第一处理器的无线网络处理或非无线网络处理的结果; 并且第二处理器和第二显示器被断电。 当设备处于非活动模式时：第一个处理器和第一个显示器被关闭; 第二处理器和第二显示器通电; 并且第二显示器显示由第二处理器进行的无线网络相关处理的结果。

公开(公告)号：US08217727B1

公开(公告)日：2012-07-10

申请号：US12686773

申请日：2010-01-13

申请人： Sehat Sutardja

发明人： Sehat Sutardja

IPC分类号： H03B1/00

CPC分类号： H03K5/12 ,  H03B5/1215 ,  H03B5/1228 ,  H03B5/124 ,  H03B28/00

摘要： A slew rate enhancing system is disclosed. The slew rate enhancing system includes a first switch and a second switch each having a control terminal, a first terminal, and a second terminal. The first terminals of the first and second switches receive a first signal of a differential signal pair. The control terminals of the first and second switches receive a second signal of the differential signal pair. A first output is connected to the second terminals of the first and second switches.

摘要翻译： 公开了一种压摆率增强系统。 压摆率增强系统包括第一开关和第二开关，每个具有控制端子，第一端子和第二端子。 第一和第二开关的第一端接收差分信号对的第一信号。 第一和第二开关的控制端接收差分信号对的第二信号。 第一输出连接到第一和第二开关的第二端子。

公开(公告)号：US08151129B2

公开(公告)日：2012-04-03

申请号：US12229034

申请日：2008-08-19

申请人： Sehat Sutardja

发明人： Sehat Sutardja

IPC分类号： G06F1/32

CPC分类号： G06F1/1647 ,  G06F1/1616 ,  G06F1/1692 ,  G06F1/3203 ,  G06F1/3287 ,  G06F1/3293 ,  Y02D10/122 ,  Y02D10/171 ,  Y02D50/20

摘要： A computer having an active mode and an inactive mode includes a primary processor and a primary memory. A primary display is associated with the primary processor and the primary memory. The primary processor, the primary memory, and the primary display are operated when the computer is in the active mode and are powered down when the computer is in the inactive mode. A secondary processor dissipates less power than the primary processor. A secondary display communicates with the secondary processor. The secondary processor and the secondary display are powered up when the computer is in the inactive mode, and the secondary processor processes at least one of wireless network data and disk drive data when the computer is in each of the active mode and the inactive mode.

摘要翻译： 具有活动模式和不活动模式的计算机包括主处理器和主存储器。 主显示器与主处理器和主存储器相关联。 主计算机，主存储器和主显示器在计算机处于活动模式时运行，并在计算机处于非活动模式时断电。 辅助处理器的功耗比主处理器少。 辅助显示器与次要处理器通信。 当计算机处于非活动模式时，辅助处理器和辅助显示器通电，并且当计算机处于活动模式和非活动模式时，辅助处理器处理无线网络数据和磁盘驱动器数据中的至少一个。

公开(公告)号：US20120014196A1

公开(公告)日：2012-01-19

申请号：US13245551

申请日：2011-09-26

申请人： Sehat Sutardja ,  Jason T. Su ,  Hong-Yi Chen ,  Jason Sheu ,  Jensen Tjeng

发明人： Sehat Sutardja ,  Jason T. Su ,  Hong-Yi Chen ,  Jason Sheu ,  Jensen Tjeng

IPC分类号： G11C7/12 ,  G11C7/00

CPC分类号： G06F12/0882 ,  G06F9/30054 ,  G06F9/30058 ,  G06F9/3804 ,  G06F9/3844 ,  G11C7/06 ,  G11C7/1018 ,  G11C7/1051 ,  G11C7/106 ,  G11C7/1078 ,  G11C7/1087 ,  G11C7/12 ,  G11C7/22 ,  G11C2207/2245 ,  G11C2207/2281 ,  Y02D10/13

摘要： A processor including a cache memory, a decoder, a precharge circuit, a control module, and an amplifier module. The decoder generates a first word line signal to access first instructions stored in a first word line, and (ii) generates a second word line signal to access second instructions stored in the first word line or a second word line. The precharge circuit (i) precharges first bit lines connected to the first word line prior to accessing each of the first and second instructions. The control module adjusts a rate of a clock signal from a first rate to a second rate. The amplifier module accesses the first instructions based on (i) the first word line signal and (ii) the clock signal at the first rate, and accesses the second instructions based on (i) the second word line signal and (ii) the clock signal at the second rate.

摘要翻译： 一种包括高速缓冲存储器，解码器，预充电电路，控制模块和放大器模块的处理器。 解码器产生第一字线信号以访问存储在第一字线中的第一指令，以及（ii）产生第二字线信号以访问存储在第一字线或第二字线中的第二指令。 预充电电路（i）在访问第一和第二指令中的每一个之前预先连接到第一字线的第一位线。 控制模块将时钟信号的速率从第一速率调整到第二速率。 放大器模块基于（i）第一字线信号和（ii）以第一速率的时钟信号来访问第一指令，并且基于（i）第二字线信号和（ii）时钟来访问第二指令 以第二速率发出信号。

公开(公告)号：US08098123B2

公开(公告)日：2012-01-17

申请号：US11327100

申请日：2006-01-06

申请人： Sehat Sutardja

发明人： Sehat Sutardja

IPC分类号： H01F1/00

CPC分类号： H01F3/14 ,  H01F3/10 ,  H01F17/06 ,  H01F27/34 ,  H01F37/00 ,  H01F38/023 ,  Y10T29/4902 ,  Y10T29/49069 ,  Y10T29/49071 ,  Y10T29/49073

摘要： A power inductor includes a first magnetic core having a first end and a second end, an inner surface and an outer surface, and an inner cavity defined by the inner surface. A slotted air gap in the first magnetic core extends from i) the first end to the second end and ii) from the inner surface to the outer surface. A second magnetic core is located inside the slotted air gap between opposing inner walls of the slotted air gap. The second magnetic core i) extends from the inner surface to the outer surface of the first magnetic core inside the slotted air gap and ii) has a shape configured to lock the second magnetic core between the opposing inner walls of the slotted air gap.

摘要翻译： 功率电感器包括具有第一端和第二端的第一磁芯，内表面和外表面以及由内表面限定的内腔。 第一磁芯中的开槽空气间隙从i）第一端延伸到第二端，并且ii）从内表面延伸到外表面。 第二磁芯位于开槽气隙的相对的内壁之间的开槽空气间隙的内部。 第二磁芯i）从开槽空气间隙内的第一磁芯的内表面延伸到外表面，并且ii）具有被配置为将第二磁芯锁定在开槽气隙的相对的内壁之间的形状。

公开(公告)号：US08089823B2

公开(公告)日：2012-01-03

申请号：US12868341

申请日：2010-08-25

申请人： Sehat Sutardja ,  Jason T. Su ,  Hong-Yi Chen ,  Jason Sheu ,  Jensen Tjeng

发明人： Sehat Sutardja ,  Jason T. Su ,  Hong-Yi Chen ,  Jason Sheu ,  Jensen Tjeng

IPC分类号： G11C8/00

CPC分类号： G11C7/1045 ,  G06F12/0877 ,  G06F12/0882 ,  G06F12/0893 ,  G06F2212/1028 ,  G11C7/1027 ,  G11C7/12 ,  G11C11/418 ,  G11C2207/104 ,  G11C2207/2245 ,  Y02D10/13

摘要： A processor including a memory and a control module. The memory has an array of cells. The control module is configured to: determine a number of access cycles along a first word line; determine an extended period based on the number of the access cycles; generate a word line signal to maintain the first word line in an activated state during (i) an initial period and (ii) the extended period; and access a first cell during the extended period. The first cell is connected to the first word line. The control module is further configured to deactivate the word line and maintain the first word line in a deactivated state while accessing a second cell connected to the first word line. The accessing of the second cell is based on a bit line separation provided during the extended period.

摘要翻译： 一种包括存储器和控制模块的处理器。 内存有一个单元格阵列。 控制模块被配置为：沿着第一字线确定多个访问周期; 基于访问周期的数量确定延长的周期; 生成字线信号以在（i）初始期间和（ii）延长期间内将第一字线维持在激活状态; 并在长时间内访问第一个单元。 第一个单元格连接到第一个字线。 控制模块还被配置为在访问连接到第一字线的第二单元时停用字线并将第一字线保持在去激活状态。 第二小区的访问是基于在延长的时间段内提供的位线分离。

公开(公告)号：US08028401B2

公开(公告)日：2011-10-04

申请号：US11367176

申请日：2006-03-03

申请人： Sehat Sutardja

发明人： Sehat Sutardja

IPC分类号： H01R43/00 ,  G10K9/12

CPC分类号： H01F41/10 ,  H01F3/10 ,  H01F3/14 ,  H01F17/06 ,  H01F27/2847 ,  H01F27/292 ,  H01F27/323 ,  H01F27/34 ,  H01F37/00 ,  H01F38/023 ,  H01F41/04 ,  Y10T29/4902 ,  Y10T29/49069 ,  Y10T29/49071 ,  Y10T29/49073 ,  Y10T29/49121 ,  Y10T29/49126 ,  Y10T29/49128 ,  Y10T29/4913 ,  Y10T29/49135 ,  Y10T29/49151 ,  Y10T29/49155 ,  Y10T29/49156 ,  Y10T29/49222

摘要： A method of fabricating a conducting crossover structure for a power inductor comprises stamping a first lead frame to define a first terminal and a second terminal; stamping a second lead frame to define a first terminal and a second terminal; and locating an insulating material between and in contact with the first and second lead frames to form a laminate.

摘要翻译： 制造用于功率电感器的导电交叉结构的方法包括冲压第一引线框架以限定第一端子和第二端子; 冲压第二引线框架以限定第一端子和第二端子; 以及将绝缘材料定位在第一和第二引线框架之间并与之接触以形成层压体。

公开(公告)号：US08027644B2

公开(公告)日：2011-09-27

申请号：US12881226

申请日：2010-09-14

申请人： Xiaodong Jin ,  Sehat Sutardja ,  Lawrence Tse

发明人： Xiaodong Jin ,  Sehat Sutardja ,  Lawrence Tse

IPC分类号： H04B1/38

CPC分类号： H04B1/0064 ,  H04B7/0805

摘要： A transceiver system includes a first receive path with a first antenna configured to receive first signals, a first configuration switch, a first low noise amplifier configured to amplify the first signals, a second configuration switch, and a receiver. The first receive path is selectively configured to supply the amplified first signals to the receiver via the first antenna, the first configuration switch, the first low noise amplifier, and the second configuration switch. A second receive path includes a second antenna configured to receive second signals, a second low noise amplifier configured to amplify the second signals, the second configuration switch, and the receiver. The second receive path (i) includes fewer configuration switches than the first receive path and (ii) is selectively configured to supply the amplified second signals to the receiver via the second antenna, the second low noise amplifier, and the second configuration switch.

摘要翻译： 收发机系统包括具有被配置为接收第一信号的第一天线的第一接收路径，第一配置开关，被配置为放大第一信号的第一低噪声放大器，第二配置开关和接收器。 第一接收路径被选择性地配置为经由第一天线，第一配置开关，第一低噪声放大器和第二配置开关将放大的第一信号提供给接收器。 第二接收路径包括被配置为接收第二信号的第二天线，配置成放大第二信号的第二低噪声放大器，第二配置开关和接收器。 第二接收路径（i）包括比第一接收路径更少的配置开关，以及（ii）被选择性地配置为经由第二天线，第二低噪声放大器和第二配置开关将经放大的第二信号提供给接收机。

公开(公告)号：US20110175218A1

公开(公告)日：2011-07-21

申请号：US12973249

申请日：2010-12-20

申请人： Shiann-Ming Liou ,  Sehat Sutardja ,  Albert Wu ,  Chuan-Cheng Cheng ,  Chien-Chuan Wei

发明人： Shiann-Ming Liou ,  Sehat Sutardja ,  Albert Wu ,  Chuan-Cheng Cheng ,  Chien-Chuan Wei

IPC分类号： H01L23/34 ,  H01L21/60

CPC分类号： H01L23/42 ,  H01L23/147 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49838 ,  H01L23/60 ,  H01L24/11 ,  H01L24/16 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06586 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12035 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15321 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/19041 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： Embodiments of the present disclosure provide a method that includes providing a semiconductor substrate comprising a semiconductor material, forming a dielectric layer on the semiconductor substrate, forming an interconnect layer on the dielectric layer, attaching a semiconductor die to the semiconductor substrate, and electrically coupling an active side of the semiconductor die to the interconnect layer, the interconnect layer to route electrical signals of the semiconductor die. Other embodiments may be described and/or claimed.

摘要翻译： 本公开的实施例提供了一种方法，其包括提供包括半导体材料的半导体衬底，在半导体衬底上形成电介质层，在电介质层上形成互连层，将半导体管芯附着到半导体衬底上， 半导体管芯的有源侧到互连层，互连层以引导半导体管芯的电信号。 可以描述和/或要求保护其他实施例。