公开(公告)号：US07437629B2

公开(公告)日：2008-10-14

申请号：US10607518

申请日：2003-06-26

申请人： Wolfgang Spirkl ,  Detlev Richter

发明人： Wolfgang Spirkl ,  Detlev Richter

IPC分类号： G11C29/00

CPC分类号： G11C29/50012 ,  G11C11/401 ,  G11C11/406 ,  G11C29/02 ,  G11C29/50016

摘要： A method for checking the refresh function of a memory having a refresh device includes the steps of, first, ascertaining whether or not refresh request pulses are being produced on the information memory and, if so, at what intervals of time from one another these refresh request pulses are produced. Next, a control unit for the information memory is supplied with refresh test pulses produced outside of the information memory instead of being supplied with the refresh request pulses. Then, the refresh test pulses are used to check a refresh device situated on the information memory.

摘要翻译： 一种用于检查具有刷新装置的存储器的刷新功能的方法，包括以下步骤：首先确定在信息存储器上是否正在产生刷新请求脉冲，如果是，则在彼此间隔多少时间间隔，刷新 产生请求脉冲。 接下来，用于信息存储器的控制单元被提供有在信息存储器外部产生的刷新测试脉冲，而不是被提供刷新请求脉冲。 然后，刷新测试脉冲用于检查位于信息存储器上的刷新设备。

公开(公告)号：US20080080252A1

公开(公告)日：2008-04-03

申请号：US11541401

申请日：2006-09-29

申请人： Rainer Spielberg ,  Detlev Richter

发明人： Rainer Spielberg ,  Detlev Richter

IPC分类号： G11C11/34 ,  G11C16/04 ,  G11C16/06 ,  G06F12/00 ,  G06F13/28 ,  G06F13/00

CPC分类号： G11C16/16

摘要： A method of programming a memory cell is provided that includes determining whether the memory cell has been neutralized in accordance with a predefined program neutralizing criterion. If the memory cell has not been neutralized in accordance with the predefined program neutralizing criterion, the memory cell is neutralized in accordance with a selected program neutralizing process. Furthermore, the method includes programming the memory cell.

摘要翻译： 提供一种编程存储器单元的方法，其包括根据预定的程序中和标准来确定存储器单元是否已被中和。 如果存储器单元未按照预定的程序中和标准被中和，则根据所选择的程序中和处理来中和存储单元。 此外，该方法包括对存储器单元进行编程。

公开(公告)号：US20080080226A1

公开(公告)日：2008-04-03

申请号：US11526850

申请日：2006-09-25

申请人： Thomas Mikolajick ,  Rainer Spielberg ,  Nicolas Nagel ,  Michael Specht ,  Josef Willer ,  Detlev Richter ,  Luca de Ambroggi ,  Andreas Taeuber

发明人： Thomas Mikolajick ,  Rainer Spielberg ,  Nicolas Nagel ,  Michael Specht ,  Josef Willer ,  Detlev Richter ,  Luca de Ambroggi ,  Andreas Taeuber

IPC分类号： G11C11/00 ,  G11C5/14

CPC分类号： G11C11/5614 ,  G11C7/1006 ,  G11C7/22 ,  G11C11/16 ,  G11C13/0011 ,  G11C13/0069 ,  G11C2013/0078 ,  G11C2207/107 ,  G11C2211/5641

摘要： A memory system includes a plurality of resistive memory cell fields including at least a first resistive memory cell field and a second resistive memory cell field, the first resistive memory cell field formed with a plurality of resistive memory cells storing data at a first data storage speed, the second resistive memory cell field formed with a plurality of resistive memory cells storing data at a second data storage speed lower than the first data storage speed, and a controller controlling data transfer between the plurality of resistive memory cell fields.

摘要翻译： 存储器系统包括多个电阻存储单元区域，至少包括第一电阻存储单元区域和第二电阻存储单元区域，第一电阻存储单元区域形成有多个电阻存储单元，以第一数据存储速度存储数据 形成有以低于第一数据存储速度的第二数据存储速度存储数据的多个电阻性存储单元形成的第二电阻性存储单元区域，以及控制器，用于控制多个电阻性存储单元区域之间的数据传输。

公开(公告)号：US07190605B1

公开(公告)日：2007-03-13

申请号：US11240659

申请日：2005-09-30

申请人： Detlev Richter ,  Konrad Seidel

发明人： Detlev Richter ,  Konrad Seidel

IPC分类号： G11C17/00

CPC分类号： G11C16/3418

摘要： A method for operating a semiconductor memory (M) including a plurality of memory cells (MC), wherein the memory cells (MC) are arranged adjacent to one another, the arrangement starts with a first memory cell (MF) and ends with a last memory cell (ML), each memory cell (MC) has a first side (S) and a second side (D), the memory cells (MC) are connected by a bitline (BL) on the first side (S) of the memory cell and connected by another bitline (BL) on the second side (D) of the memory cell, the first side (S) of a memory cell is connected to a same bitline (BL) as the second side (D) of an adjacent memory cell, each of the memory cells (MC) is connected by a same wordline (WL), including the steps of: selecting a memory cell (MC) for operation, applying a first potential (VS) to all the bitlines (BL) connected to memory cells (MC) arranged to the first side (S) of the memory cell, applying a second potential (VD) to all the bitlines (BL) connected to memory cells (MC) arranged to the second side (D) of the memory cell, and performing the desired operation on the memory cell (MC).

摘要翻译： 一种用于操作包括多个存储单元（MC）的半导体存储器（M）的方法，其中所述存储单元（MC）彼此相邻布置，所述布置从第一存储单元（MF）开始并以最后一个结束 存储单元（ML），每个存储单元（MC）具有第一侧（S）和第二侧（D），存储单元（MC）通过位线（S）的第一侧（S）上的位线 存储单元并且通过存储单元的第二侧（D）上的另一位线（BL）连接，存储单元的第一侧（S）连接到与第一侧（D）相同的位线（BL） 每个存储器单元（MC）由相同的字线（WL）连接，包括以下步骤：选择用于操作的存储单元（MC），向所有位线（BL）施加第一电位（VS） ）连接到被布置到存储器单元的第一侧（S）的存储器单元（MC），对连接到布置在存储单元（MC）的存储单元（MC）的所有位线施加第二电位（VD） （D），并且对存储单元（MC）执行所需的操作。

公开(公告)号：US4121104A

公开(公告)日：1978-10-17

申请号：US751473

申请日：1976-12-16

申请人： Detlev Richter

发明人： Detlev Richter

IPC分类号： G01N23/18 ,  G03B42/02 ,  G01J1/42

CPC分类号： G03B42/02

摘要： X-ray examination apparatus includes means for terminating an exposure at a dose determined, in part, by the value of the tube voltage and the characteristics of the intensifying screen in use. Means are provided to read screen-identifying markings on film cassettes and to adjust the turn-off dose level in response thereto.

摘要翻译： X射线检查装置包括用于以部分确定的剂量终止曝光的装置，其中管道电压的值和使用中的增强屏幕的特性。 提供了用于读取胶片盒上的屏幕识别标记并响应于此调整关闭剂量水平的装置。

公开(公告)号：US08533563B2

公开(公告)日：2013-09-10

申请号：US12059796

申请日：2008-03-31

申请人： Michael Scheppler ,  Helmut Schwalm ,  Doris Keitel-Schulz ,  Xavier Veredas-Ramirez ,  Detlev Richter

发明人： Michael Scheppler ,  Helmut Schwalm ,  Doris Keitel-Schulz ,  Xavier Veredas-Ramirez ,  Detlev Richter

IPC分类号： G11C29/00

CPC分类号： G06F12/0246 ,  G06F11/1008 ,  G06F11/1068 ,  G11C11/5642 ,  G11C16/26 ,  G11C29/00

摘要： A memory system having a plurality of memory cells for storing payload data and redundancy data. The memory system having a read-out circuit configured to read-out a status of the plurality of memory cells, the read-out status having payload data, redundancy data and associated reliability information. Moreover, the memory system has a data processor configured to derive the payload data from the read-out status using the reliability information.

摘要翻译： 一种具有用于存储有效载荷数据和冗余数据的多个存储单元的存储器系统。 具有读出电路的存储器系统被配置为读出多个存储器单元的状态，读出状态具有有效载荷数据，冗余数据和相关联的可靠性信息。 此外，存储器系统具有被配置为使用可靠性信息从读出状态导出有效载荷数据的数据处理器。

公开(公告)号：US07864579B2

公开(公告)日：2011-01-04

申请号：US12178912

申请日：2008-07-24

申请人： Jan Gutsche ,  Michael Scheppler ,  Gert Koebernik ,  Detlev Richter

发明人： Jan Gutsche ,  Michael Scheppler ,  Gert Koebernik ,  Detlev Richter

IPC分类号： G11C11/34 ,  G11C16/04 ,  G11C16/06 ,  G11C8/00

CPC分类号： G11C16/3495 ,  G11C16/349 ,  G11C29/76

摘要： In an embodiment, an integrated circuit having a memory cell arrangement is provided. The memory cell arrangement may include a memory cell block having a plurality of memory cells, a storage portion configured to store information about a quality characteristic of the memory cells of the memory cell block, and a controller configured to control a read operation, and to change the information about the quality characteristic depending on a quality of a read operation.

摘要翻译： 在一个实施例中，提供了具有存储单元布置的集成电路。 存储单元布置可以包括具有多个存储器单元的存储单元块，存储部分，被配置为存储关于存储单元块的存储单元的质量特性的信息;以及控制器，被配置为控制读取操作，以及控制器 根据读取操作的质量来改变关于质量特性的信息。

公开(公告)号：US20090185425A1

公开(公告)日：2009-07-23

申请号：US12016750

申请日：2008-01-18

申请人： Roberto Ravasio ,  Detlev Richter ,  Gert Koebernik ,  Girolamo Gallo ,  Mirko Reissmann ,  Ramirez Xavier Veredas

发明人： Roberto Ravasio ,  Detlev Richter ,  Gert Koebernik ,  Girolamo Gallo ,  Mirko Reissmann ,  Ramirez Xavier Veredas

IPC分类号： G11C16/06 ,  G11C7/00

CPC分类号： G11C16/26 ,  B82Y10/00 ,  G11C5/02 ,  G11C5/04 ,  G11C11/5614 ,  G11C11/5642 ,  G11C11/5664 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0011 ,  G11C13/0014 ,  G11C13/004 ,  G11C13/025 ,  G11C16/0483 ,  G11C2013/0054 ,  G11C2211/5634 ,  G11C2213/16 ,  G11C2213/71

摘要： Embodiments of the invention relate generally to an integrated circuit having a memory cell arrangement and a method for reading a memory cell state using a plurality of partial readings. In an embodiment of the invention, an integrated circuit having a memory cell arrangement is provided. The memory cell arrangement may include at least one memory cell, the memory cell being capable of storing a plurality of memory cell states being distinguishable by a predefined number of memory cell threshold values, and a controller configured to read a memory cell state of the at least one memory cell using a number of reference levels that is higher than the predefined number of memory cell threshold values, wherein the reading includes a first partial reading using a first set of a plurality of reference levels and a second partial reading using a second set of a plurality of reference levels, wherein the second set of a plurality of reference levels includes at least one reference level which is different from the reference levels of the first set of a plurality of reference levels.

摘要翻译： 本发明的实施例一般涉及具有存储单元布置的集成电路和使用多个部分读数来读取存储单元状态的方法。 在本发明的实施例中，提供了具有存储单元布置的集成电路。 存储单元布置可以包括至少一个存储单元，该存储单元能够存储可预定数量的存储单元阈值区分的多个存储单元状态，以及控制器，被配置为读取存储单元状态的存储单元状态 至少一个存储器单元，其使用高于所述预定数量的存储单元阈值的多个参考电平，其中所述读取包括使用第一组多个参考电平的第一部分读取和使用第二组的第二部分读取 多个参考电平的第二组，其中多个参考电平的第二组包括与多个参考电平的第一组的参考电平不同的至少一个参考电平。

公开(公告)号：US20090059673A1

公开(公告)日：2009-03-05

申请号：US11849828

申请日：2007-09-04

申请人： Josef Willer ,  Detlev Richter

发明人： Josef Willer ,  Detlev Richter

IPC分类号： G11C16/26

CPC分类号： G11C16/0483 ,  G11C16/26

摘要： In an embodiment of the invention, a method of operating an integrated circuit for reading the logical state of a selected one of a plurality of memory cells included within a memory cell string in the integrated circuit is provided.

摘要翻译： 在本发明的实施例中，提供了一种操作用于读取集成电路中的存储单元串中包括的多个存储单元中选定的一个的逻辑状态的集成电路的方法。

公开(公告)号：US20080253217A1

公开(公告)日：2008-10-16

申请号：US11786765

申请日：2007-04-12

申请人： Andreas Taeuber ,  Detlev Richter ,  Luca De Ambroggi ,  Konrad Seidel ,  Robert Petter ,  Marco Ziegelmayer

发明人： Andreas Taeuber ,  Detlev Richter ,  Luca De Ambroggi ,  Konrad Seidel ,  Robert Petter ,  Marco Ziegelmayer

IPC分类号： G11C8/08 ,  G11C8/00

CPC分类号： G11C16/08 ,  G11C11/5614 ,  G11C11/5664 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0011 ,  G11C13/0014 ,  G11C13/0023 ,  G11C13/0028 ,  G11C2213/71

摘要： Embodiments of the invention relate to a method for accessing a memory cell in an integrated circuit, a method of determining a set of word line voltage identifiers in an integrated circuit, a method for classifying memory cells in an integrated circuit, a method for determining a word line voltage for accessing a memory cell in an integrated circuit and integrated circuits. In an embodiment, a method of accessing a memory cell in an integrated circuit, wherein the integrated circuit has a memory cell field including a plurality of memory cells. The method includes selecting a word line voltage identifier from a pre-stored set of word line voltage identifiers, each one of the pre-stored set of word line voltage identifiers being assigned to at least one of the memory cells in the memory cell field and accessing the memory cell using a word line voltage being dependent on the selected word line voltage identifier.

摘要翻译： 本发明的实施例涉及一种用于访问集成电路中的存储单元的方法，确定集成电路中的一组字线电压标识符的方法，用于对集成电路中的存储单元进行分类的方法， 用于访问集成电路中的存储单元的字线电压和集成电路。 在一个实施例中，一种访问集成电路中的存储单元的方法，其中集成电路具有包括多个存储单元的存储单元区域。 该方法包括从预先存储的字线电压标识符组中选择一个字线电压标识符，每一个预先存储的一组字线电压标识符被分配给该存储器单元字段中的至少一个存储单元， 使用取决于所选字线电压标识符的字线电压来访问存储器单元。