公开(公告)号：US20060102927A1

公开(公告)日：2006-05-18

申请号：US11234119

申请日：2005-09-26

申请人： Shinobu Fujita ,  Keiko Abe

发明人： Shinobu Fujita ,  Keiko Abe

IPC分类号： H01L29/74

CPC分类号： G11C13/0069 ,  G11C13/0004 ,  G11C2013/008 ,  H01L45/06 ,  H01L45/085 ,  H01L45/1206 ,  H01L45/1213 ,  H01L45/1226 ,  H01L45/1286 ,  H01L45/142 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1625 ,  H01L45/1633 ,  H01L45/1675

摘要： A switching element for ON/OFF switching includes a pair of electrodes provided on a substrate separately from each other, a phase change film contacting the electrodes and having its resistance varied in accordance with the history of heating, and a heating mechanism for heating the phase change film.

摘要翻译： 用于ON / OFF切换的开关元件包括彼此分开设置在基板上的一对电极，与电极接触并且其电阻根据加热历史而变化的相变膜，以及用于加热相位的加热机构 换电影

公开(公告)号：US07671397B2

公开(公告)日：2010-03-02

申请号：US11229502

申请日：2005-09-20

申请人： Shinobu Fujita ,  Keiko Abe

发明人： Shinobu Fujita ,  Keiko Abe

IPC分类号： H01L29/788

CPC分类号： G11C13/025 ,  B82Y10/00 ,  G11C23/00 ,  H01H59/0009

摘要： There is disclosed a switching element including a first input/output electrode, a movable portion which repeats contact/non-contact with respect to the first input/output electrode, a second input/output electrode connected with the movable portion, a floating gate electrode which is coupled with the movable portion through an insulating layer and in which electric charge is stored, and a first gate electrode which generates an electrostatic force between itself and the floating gate electrode to control an operation of the movable portion.

摘要翻译： 公开了一种开关元件，包括第一输入/输出电极，与第一输入/输出电极重复接触/非接触的可移动部分，与可动部分连接的第二输入/输出电极，浮动栅电极 其与可动部分通过绝缘层耦合并且其中存储电荷;以及第一栅电极，其在其自身与浮栅电极之间产生静电力，以控制可动部分的操作。

公开(公告)号：US07642538B2

公开(公告)日：2010-01-05

申请号：US11234119

申请日：2005-09-26

申请人： Shinobu Fujita ,  Keiko Abe

发明人： Shinobu Fujita ,  Keiko Abe

IPC分类号： H01L47/00 ,  H01L29/68

CPC分类号： G11C13/0069 ,  G11C13/0004 ,  G11C2013/008 ,  H01L45/06 ,  H01L45/085 ,  H01L45/1206 ,  H01L45/1213 ,  H01L45/1226 ,  H01L45/1286 ,  H01L45/142 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1625 ,  H01L45/1633 ,  H01L45/1675

摘要： A switching element for ON/OFF switching includes a pair of electrodes provided on a substrate separately from each other, a phase change film contacting the electrodes and having its resistance varied in accordance with the history of heating, and a heating mechanism for heating the phase change film.

摘要翻译： 用于ON / OFF切换的开关元件包括彼此分开设置在基板上的一对电极，与电极接触并且其电阻根据加热历史而变化的相变膜，以及用于加热相位的加热机构 换电影

公开(公告)号：US08243498B2

公开(公告)日：2012-08-14

申请号：US12884452

申请日：2010-09-17

申请人： Keiko Abe ,  Shinobu Fujita

发明人： Keiko Abe ,  Shinobu Fujita

IPC分类号： G11C11/00

CPC分类号： G11C14/009 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/1693 ,  G11C11/21 ,  G11C14/0054 ,  G11C14/0081

摘要： According to one embodiment, a semiconductor integrated circuit includes first and second inverters, a first transistor which has a gate connected to a word line, a source connected to a first bit line, and a drain connected to an input terminal of the second inverter, a second transistor which has a gate connected to the word line, a source connected to a second bit line, and a drain connected to an input terminal of the first inverter, a first variable resistive element which has a first terminal connected to the drain of the first transistor, and a second terminal connected to an output terminal of the first inverter, and a second variable resistive element which has a first terminal connected to the drain of the second transistor, and a second terminal connected to an output terminal of the second inverter.

摘要翻译： 根据一个实施例，半导体集成电路包括第一和第二反相器，具有连接到字线的栅极的第一晶体管，连接到第一位线的源极和连接到第二反相器的输入端子的漏极， 第二晶体管，其具有连接到字线的栅极，连接到第二位线的源极和连接到第一反相器的输入端子的漏极;第一可变电阻元件，其具有连接到第一位线的漏极的第一端子 第一晶体管和连接到第一反相器的输出端的第二端子，以及第二可变电阻元件，其具有连接到第二晶体管的漏极的第一端子，以及连接到第二晶体管的输出端子的第二端子 逆变器。

公开(公告)号：US09003128B2

公开(公告)日：2015-04-07

申请号：US13234837

申请日：2011-09-16

申请人： Kumiko Nomura ,  Keiko Abe ,  Shinobu Fujita

发明人： Kumiko Nomura ,  Keiko Abe ,  Shinobu Fujita

IPC分类号： G06F12/00 ,  G06F12/08 ,  G06F12/12

CPC分类号： G06F12/0897 ,  G06F12/123 ,  G06F2212/225 ,  Y02D10/13

摘要： According to an embodiment, in a cache system, the sequence storage stores sequence data in association with each piece of data to be stored in the volatile cache memory in accordance with the number of pieces of data stored in the nonvolatile cache memory that have been unused for a longer period of time than the data stored in the volatile cache memory or the number of pieces of data stored in the nonvolatile cache memory that have been unused for a shorter period of time than the data stored in the volatile cache memory. The controller causes the first piece of data to be stored in the nonvolatile cache memory in a case where it can be determined that the first piece of data has been unused for a shorter period of time than any piece of the data stored in the nonvolatile cache memory.

摘要翻译： 根据实施例，在高速缓存系统中，序列存储器根据存储在非易失性高速缓冲存储器中的数据的数量与已经被使用的非易失性高速缓冲存储器中存储的数据数量相关联地存储与要存储在易失性高速缓存存储器中的每条数据相关联 比存储在易失性高速缓冲存储器中的数据或存储在非易失性高速缓冲存储器中的数据的时间长于存储在易失性高速缓冲存储器中的数据的时间长于较短时间段的更长时间段。 在可以确定第一条数据已被使用的时间短于存储在非易失性高速缓冲存储器中的任何数据的时间段的情况下，控制器使得第一条数据被存储在非易失性高速缓冲存储器中 记忆。

公开(公告)号：US20130031397A1

公开(公告)日：2013-01-31

申请号：US13421090

申请日：2012-03-15

申请人： Keiko Abe ,  Shinobu Fujita

发明人： Keiko Abe ,  Shinobu Fujita

IPC分类号： G06F1/32

CPC分类号： G06F1/3275 ,  G06F1/3225 ,  Y02D10/13 ,  Y02D10/14

摘要： One embodiment provides an information processing apparatus including a processor; memory blocks; an internal voltage generator connected to the memory blocks; an input/output circuit connected to the memory blocks; switches each installed corresponding to the internal voltage generator, the input/output circuit, and the memory blocks, and configured to switch ON/OFF of the connection with a power source; a data register configured to store a data set that controls the ON/OFF of the switches; and a data management circuit configured to set the data set in the data register, wherein when a clock signal input to the processor is turned to OFF, the data management circuit generates a first type of the data set, which switches ON the switch connected to the internal voltage generator and switches OFF the switches connected to the memory blocks, and sets the first type of the data set in the data register.

摘要翻译： 一个实施例提供一种包括处理器的信息处理设备; 记忆块 连接到存储块的内部电压发生器; 连接到存储器块的输入/输出电路; 对应于内部电压发生器，输入/输出电路和存储器块的每个安装开关，并被配置为用电源来切换连接的ON / OFF; 数据寄存器，被配置为存储控制开关的ON / OFF的数据组; 以及数据管理电路，被配置为将数据集合设置在数据寄存器中，其中当输入到处理器的时钟信号变为OFF时，数据管理电路产生第一类型的数据组，其将接通的开关 内部电压发生器和断开连接到存储器块的开关，并将数据集的第一种类型设置在数据寄存器中。

公开(公告)号：US20120080737A1

公开(公告)日：2012-04-05

申请号：US13051834

申请日：2011-03-18

申请人： Koichiro ZAITSU ,  Shinichi Yasuda ,  Shinobu Fujita

发明人： Koichiro ZAITSU ,  Shinichi Yasuda ,  Shinobu Fujita

IPC分类号： H01L29/788

CPC分类号： H01L27/11807 ,  H01L27/11521 ,  H01L27/11526

摘要： According to one embodiment, a semiconductor device is provided. The semiconductor is provided with a MEMS switch element having a control terminal and a pair of signal terminals, and a non-volatile memory unit having first and second non-volatile semiconductor elements. The first non-volatile semiconductor element has a first source, a first drain and a first control gate terminal. The first drain is electrically connected to the control terminal of the MEMS switch element. The second non-volatile semiconductor element has a second source, a second drain and a second control gate terminal. The second drain gate terminal is electrically connected to the control terminal of the MEMS switch element.

摘要翻译： 根据一个实施例，提供一种半导体器件。 半导体设置有具有控制端子和一对信号端子的MEMS开关元件，以及具有第一和第二非易失性半导体元件的非易失性存储器单元。 第一非易失性半导体元件具有第一源极，第一漏极和第一控制栅极端子。 第一漏极电连接到MEMS开关元件的控制端子。 第二非易失性半导体元件具有第二源极，第二漏极和第二控制栅极端子。 第二漏极端子电连接到MEMS开关元件的控制端子。

公开(公告)号：US07890560B2

公开(公告)日：2011-02-15

申请号：US12122503

申请日：2008-05-16

申请人： Shinichi Yasuda ,  Shinobu Fujita

发明人： Shinichi Yasuda ,  Shinobu Fujita

IPC分类号： G06F1/02

CPC分类号： G06F7/58

摘要： A random number generating circuit receives as input a first digital random number signal generated at a first generating rate and produces as output a second digital random number signal having a second generating rate that is twice as high as the first generating rate. A semiconductor integrated circuit, an IC card and an information terminal device comprising the random number circuit is provided.

摘要翻译： 随机数产生电路接收以第一产生速率产生的第一数字随机数信号作为输出，产生第二数字随机数信号，该第二数字随机数信号的第二发生速率是第一发生速率的两倍。 提供了包括随机数电路的半导体集成电路，IC卡和信息终端装置。

公开(公告)号：US20050108308A1

公开(公告)日：2005-05-19

申请号：US10919291

申请日：2004-08-17

申请人： Shinichi Yasuda ,  Shinobu Fujita

发明人： Shinichi Yasuda ,  Shinobu Fujita

IPC分类号： G06F7/58 ,  G09C1/00

CPC分类号： G06F7/58

摘要： A random number generating circuit receives as input a first digital random number signal generated at a first generating rate and produces as output a second digital random number signal having a second generating rate that is twice as high as the first generating rate. A semiconductor integrated circuit, an IC card and an information terminal device comprising the random number circuit is provided.

摘要翻译： 随机数产生电路接收以第一产生速率产生的第一数字随机数信号作为输出，产生第二数字随机数信号，该第二数字随机数信号的第二发生速率是第一发生速率的两倍。 提供了包括随机数电路的半导体集成电路，IC卡和信息终端装置。

公开(公告)号：US20130307054A1

公开(公告)日：2013-11-21

申请号：US13606292

申请日：2012-09-07

申请人： Shinichi YASUDA ,  Kosuke Tatsumura ,  Mari Matsumoto ,  Koichiro Zaitsu ,  Masato Oda ,  Atsuhiro Kinoshita ,  Daisuke Hagishima ,  Yoshifumi Nishi ,  Takahiro Kurita ,  Shinobu Fujita

发明人： Shinichi YASUDA ,  Kosuke Tatsumura ,  Mari Matsumoto ,  Koichiro Zaitsu ,  Masato Oda ,  Atsuhiro Kinoshita ,  Daisuke Hagishima ,  Yoshifumi Nishi ,  Takahiro Kurita ,  Shinobu Fujita

IPC分类号： H01L27/105

CPC分类号： G11C16/10 ,  H01L21/823456 ,  H01L21/823462 ,  H01L27/11526 ,  H01L27/11573 ,  H01L29/7881 ,  H01L29/792

摘要： One embodiment provides a semiconductor integrated circuit, including: a substrate; a plurality of nonvolatile memory portions formed in the substrate, each including a first nonvolatile memory and a second nonvolatile memory; and a plurality of logic transistor portions formed in the substrate, each including at least one of logic transistor, wherein the logic transistors include: a first transistor which is directly connected to drains of the first and second nonvolatile memories at its gate; and a second transistor which is not directly connected to the drains of the first and second nonvolatile memories, and wherein a bottom surface of the gate of each of the logic transistors sandwiching the first and second nonvolatile memories is lower in height from a top surface of the substrate than a bottom surface of the control gate of each of the first and second nonvolatile memories.

摘要翻译： 一个实施例提供一种半导体集成电路，包括：基板; 形成在所述基板中的多个非易失性存储部，每个包括第一非易失性存储器和第二非易失性存储器; 以及形成在所述衬底中的多个逻辑晶体管部分，每个逻辑晶体管部分包括逻辑晶体管中的至少一个，其中所述逻辑晶体管包括：第一晶体管，其第一和第二非易失性存储器的栅极直接连接到第一晶体管; 以及第二晶体管，其不直接连接到第一和第二非易失性存储器的漏极，并且其中夹着第一和第二非易失性存储器的每个逻辑晶体管的栅极的底表面的高度与 所述基板比所述第一和第二非易失性存储器中的每一个的所述控制栅极的底表面。