公开(公告)号：US07189661B2

公开(公告)日：2007-03-13

申请号：US11181213

申请日：2005-07-13

申请人： Young-Sub You ,  Cheol-Kyu Yang ,  Woong Lee ,  Jae-Chul Lee ,  Hun-Hyeoung Leam

发明人： Young-Sub You ,  Cheol-Kyu Yang ,  Woong Lee ,  Jae-Chul Lee ,  Hun-Hyeoung Leam

IPC分类号： H01L21/469 ,  H01L21/31

CPC分类号： H01L21/0214 ,  H01L21/02238 ,  H01L21/02247 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/28202 ,  H01L21/3144 ,  H01L29/518

摘要： There are provided a method and an apparatus of forming an insulating layer including silicon oxynitride. The method includes performing a plasma treatment process for supplying a plasma reaction gas to a substrate to be treated after completing the annealing process. The apparatus includes a sealed processing room having gas supply and exhaust lines running thereto. A quartz inner tube and quartz inlet pipe both include holes therethrough, but in orthogonal directions to one another, to flow a reaction gas onto the wafers loaded within the sealed processing room.

摘要翻译： 提供了形成包括氮氧化硅的绝缘层的方法和装置。 该方法包括在完成退火处理之后执行等离子体处理以将等离子体反应气体供应到待处理的基板。 该设备包括一个具有运行在其上的气体供应和排气管线的密封处理室。 石英内管和石英入口管都包括穿过其中的孔，但彼此正交的方向，将反应气体流动到装载在密封处理室内的晶片上。

公开(公告)号：US07077929B2

公开(公告)日：2006-07-18

申请号：US10835372

申请日：2004-04-28

申请人： Young-Sub You ,  Jae-Woong Kim

发明人： Young-Sub You ,  Jae-Woong Kim

IPC分类号： H01L21/306 ,  C23F1/00 ,  C23C16/00

CPC分类号： H01L21/28194 ,  H01L21/3141 ,  H01L21/67196 ,  H01L21/67207

摘要： An apparatus for manufacturing a semiconductor includes a polyhedral transfer chamber, a first process module for forming a gate dielectric layer by ALD, and a second process module for thermally treating the gate dielectric layer. The first process module is in communication with a first side of the transfer chamber. The second process module in communication with a second side of the transfer chamber. The apparatus further includes at least one load-lock chamber in communication with a third side of the transfer chamber.

摘要翻译： 用于制造半导体的装置包括多面体转移室，用于通过ALD形成栅极电介质层的第一工艺模块和用于热处理栅极电介质层的第二工艺模块。 第一处理模块与传送室的第一侧连通。 第二处理模块与传送室的第二侧连通。 该装置还包括与传送室的第三侧连通的至少一个加载锁定室。

公开(公告)号：US20060068547A1

公开(公告)日：2006-03-30

申请号：US11178709

申请日：2005-07-11

申请人： Sang-Hoon Lee ,  Hun-Hyeoung Leam ,  Jai-Dong Lee ,  Jung-Hwan Kim ,  Young-Sub You ,  Ki-Su Na ,  Woong Lee ,  Yong-Sun Lee ,  Won-Jun Jang

发明人： Sang-Hoon Lee ,  Hun-Hyeoung Leam ,  Jai-Dong Lee ,  Jung-Hwan Kim ,  Young-Sub You ,  Ki-Su Na ,  Woong Lee ,  Yong-Sun Lee ,  Won-Jun Jang

IPC分类号： H01L21/336

CPC分类号： H01L27/115 ,  H01L27/11521 ,  Y10S438/978

摘要： A method of forming a floating gate of a non-volatile memory device can include etching a mask pattern formed between field isolation regions in a field isolation pattern on a substrate to recess a surface of the mask pattern below an upper surface of adjacent field isolation regions to form an opening having a width defined by a side wall of the adjacent field isolation regions above the surface. Then the adjacent field isolation regions is etched to increase the width of the opening.

摘要翻译： 形成非易失性存储器件的浮置栅极的方法可以包括在衬底上的场隔离图案中蚀刻在场隔离区域之间形成的掩模图案，以将掩模图案的表面凹陷在相邻场隔离区域的上表面之下 以形成具有由表面上方的相邻场隔离区域的侧壁限定的宽度的开口。 然后蚀刻相邻的场隔离区域以增加开口的宽度。

公开(公告)号：US07902059B2

公开(公告)日：2011-03-08

申请号：US12608579

申请日：2009-10-29

申请人： Jung-Hwan Kim ,  Hun-Hyeoung Leam ,  Jai-Dong Lee ,  Young-Seok Kim ,  Young-Sub You ,  Ki-Su Na ,  Woong Lee

发明人： Jung-Hwan Kim ,  Hun-Hyeoung Leam ,  Jai-Dong Lee ,  Young-Seok Kim ,  Young-Sub You ,  Ki-Su Na ,  Woong Lee

IPC分类号： H01L21/3205 ,  H01L21/4763

CPC分类号： H01L27/11521 ,  H01L27/115

摘要： In a method of manufacturing a floating gate of a non-volatile semiconductor memory, a pattern is formed on a substrate to have an opening that exposes a portion of the substrate. A first preliminary polysilicon layer is formed on the pattern and the exposed portion of the substrate to substantially fill the opening. A first polysilicon layer is formed by partially etching the first preliminary polysilicon layer until a first void formed in the first preliminary polysilicon layer is exposed. A second polysilicon layer is formed on the first polysilicon layer.

摘要翻译： 在制造非易失性半导体存储器的浮置栅极的方法中，在衬底上形成图案以具有露出衬底的一部分的开口。 在图案和基板的暴露部分上形成第一初步多晶硅层以基本上填充开口。 通过部分地蚀刻第一初步多晶硅层直到形成在第一初步多晶硅层中的第一空穴露出来形成第一多晶硅层。 在第一多晶硅层上形成第二多晶硅层。

公开(公告)号：US20100048015A1

公开(公告)日：2010-02-25

申请号：US12608579

申请日：2009-10-29

申请人： Jung-Hwan Kim ,  Hun-Hyeoung Leam ,  Jai-Dong Lee ,  Young-Seok Kim ,  Young-Sub You ,  Ki-Su Na ,  Woong Lee

发明人： Jung-Hwan Kim ,  Hun-Hyeoung Leam ,  Jai-Dong Lee ,  Young-Seok Kim ,  Young-Sub You ,  Ki-Su Na ,  Woong Lee

IPC分类号： H01L21/28 ,  H01L21/283

CPC分类号： H01L27/11521 ,  H01L27/115

摘要： In a method of manufacturing a floating gate of a non-volatile semiconductor memory, a pattern is formed on a substrate to have an opening that exposes a portion of the substrate. A first preliminary polysilicon layer is formed on the pattern and the exposed portion of the substrate to substantially fill the opening. A first polysilicon layer is formed by partially etching the first preliminary polysilicon layer until a first void formed in the first preliminary polysilicon layer is exposed. A second polysilicon layer is formed on the first polysilicon layer.

摘要翻译： 在制造非易失性半导体存储器的浮置栅极的方法中，在衬底上形成图案以具有露出衬底的一部分的开口。 在图案和基板的暴露部分上形成第一初步多晶硅层以基本上填充开口。 通过部分地蚀刻第一初步多晶硅层直到形成在第一初步多晶硅层中的第一空穴露出来形成第一多晶硅层。 在第一多晶硅层上形成第二多晶硅层。

公开(公告)号：US07524747B2

公开(公告)日：2009-04-28

申请号：US11371897

申请日：2006-03-08

申请人： Young-Sub You ,  Hun-Hyeoung Leam ,  Sang-Hoon Lee

发明人： Young-Sub You ,  Hun-Hyeoung Leam ,  Sang-Hoon Lee

IPC分类号： H01L21/4763

CPC分类号： H01L27/11521 ,  H01L21/28273 ,  H01L21/324 ,  H01L27/115 ,  H01L29/42324 ,  Y10S438/926

摘要： Disclosed herein is a method of forming a floating gate in a non-volatile memory device having a self-aligned shallow trench isolation (SA-STI) structure. First, a tunnel oxide layer is formed on a semiconductor substrate having a SA-STI structure. Next, a first floating gate layer is formed on the tunnel oxide layer at a first temperature of no less than about 530° C. A second floating gate layer is then formed on the first floating gate layer at a second temperature of no more than 580° C. After depositing the first floating gate layer, the second floating gate layer is in-situ deposited to prevent the growth of a native oxide layer on the surface of the first floating gate layer. Thus, gate resistance can be reduced and process time can be shortened.

摘要翻译： 本文公开了一种在具有自对准浅沟槽隔离（SA-STI）结构的非易失性存储器件中形成浮置栅极的方法。 首先，在具有SA-STI结构的半导体衬底上形成隧道氧化层。 接下来，在不少于约530℃的第一温度下在隧道氧化物层上形成第一浮栅层。然后在不大于580°的第二温度下在第一浮栅上形成第二浮栅层 在沉积第一浮栅之后，第二浮栅层被原位沉积以防止第一浮栅层表面上的自然氧化物层的生长。 因此，可以减小栅极电阻，并且可以缩短处理时间。

公开(公告)号：US07459364B2

公开(公告)日：2008-12-02

申请号：US11178709

申请日：2005-07-11

申请人： Sang-Hoon Lee ,  Hun-Hyeoung Leam ,  Jai-Dong Lee ,  Jung-Hwan Kim ,  Young-Sub You ,  Ki-Su Na ,  Woong Lee ,  Yong-Sun Lee ,  Won-Jun Jang

发明人： Sang-Hoon Lee ,  Hun-Hyeoung Leam ,  Jai-Dong Lee ,  Jung-Hwan Kim ,  Young-Sub You ,  Ki-Su Na ,  Woong Lee ,  Yong-Sun Lee ,  Won-Jun Jang

IPC分类号： H01L21/336

CPC分类号： H01L27/115 ,  H01L27/11521 ,  Y10S438/978

摘要： A method of forming a floating gate of a non-volatile memory device can include etching a mask pattern formed between field isolation regions in a field isolation pattern on a substrate to recess a surface of the mask pattern below an upper surface of adjacent field isolation regions to form an opening having a width defined by a side wall of the adjacent field isolation regions above the surface. Then the adjacent field isolation regions is etched to increase the width of the opening.

摘要翻译： 形成非易失性存储器件的浮置栅极的方法可以包括在衬底上的场隔离图案中蚀刻在场隔离区域之间形成的掩模图案，以将掩模图案的表面凹陷在相邻场隔离区域的上表面之下 以形成具有由表面上方的相邻场隔离区域的侧壁限定的宽度的开口。 然后蚀刻相邻的场隔离区以增加开口的宽度。

公开(公告)号：US20070026651A1

公开(公告)日：2007-02-01

申请号：US11480380

申请日：2006-07-05

申请人： Hun-Hyeoung Leam ,  Hyeon-Deok Lee ,  Young-Sub You ,  Won-Jun Jang ,  Woong Lee ,  Jung-Hyun Park ,  Sang-Kyoung Lee ,  Jung-Geun Jee ,  Sang-Hoon Lee

发明人： Hun-Hyeoung Leam ,  Hyeon-Deok Lee ,  Young-Sub You ,  Won-Jun Jang ,  Woong Lee ,  Jung-Hyun Park ,  Sang-Kyoung Lee ,  Jung-Geun Jee ,  Sang-Hoon Lee

IPC分类号： H01L21/38

CPC分类号： H01L21/28273 ,  H01L21/32115 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324

摘要： In a method of manufacturing a semiconductor device such as a flash memory device, an insulating pattern having an opening is formed to partially expose a surface of a substrate. A first silicon layer is formed on the exposed surface portion of the substrate and the insulating pattern. The first silicon layer has an opened seam overlying the previously exposed portion of the substrate. A heat treatment on the substrate is performed at a temperature sufficient to induce silicon migration so as to cause the opened seam to be closed via the silicon migration. A second silicon layer is then formed on the first silicon layer. Thus, surface profile of a floating gate electrode obtained from the first and second silicon layers may be improved.

摘要翻译： 在制造诸如闪速存储器件的半导体器件的方法中，形成具有开口的绝缘图案以部分地暴露衬底的表面。 第一硅层形成在基板的露出表面部分和绝缘图案上。 第一硅层具有覆盖衬底的先前暴露部分的开口接缝。 在足以诱导硅迁移的温度下进行在基板上的热处理，以便通过硅迁移使开放的接缝闭合。 然后在第一硅层上形成第二硅层。 因此，可以提高从第一和第二硅层获得的浮栅的表面轮廓。

公开(公告)号：US07410869B2

公开(公告)日：2008-08-12

申请号：US11480380

申请日：2006-07-05

申请人： Hun-Hyeoung Leam ,  Hyeon-Deok Lee ,  Young-Sub You ,  Won-Jun Jang ,  Woong Lee ,  Jung-Hyun Park ,  Sang-Kyoung Lee ,  Jung-Geun Jee ,  Sang-Hoon Lee

发明人： Hun-Hyeoung Leam ,  Hyeon-Deok Lee ,  Young-Sub You ,  Won-Jun Jang ,  Woong Lee ,  Jung-Hyun Park ,  Sang-Kyoung Lee ,  Jung-Geun Jee ,  Sang-Hoon Lee

IPC分类号： H01L21/336

CPC分类号： H01L21/28273 ,  H01L21/32115 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324

摘要： In a method of manufacturing a semiconductor device such as a flash memory device, an insulating pattern having an opening is formed to partially expose a surface of a substrate. A first silicon layer is formed on the exposed surface portion of the substrate and the insulating pattern. The first silicon layer has an opened seam overlying the previously exposed portion of the substrate. A heat treatment on the substrate is performed at a temperature sufficient to induce silicon migration so as to cause the opened seam to be closed via the silicon migration. A second silicon layer is then formed on the first silicon layer. Thus, surface profile of a floating gate electrode obtained from the first and second silicon layers may be improved.

摘要翻译： 在制造诸如闪速存储器件的半导体器件的方法中，形成具有开口的绝缘图案以部分地暴露衬底的表面。 第一硅层形成在基板的露出表面部分和绝缘图案上。 第一硅层具有覆盖衬底的先前暴露部分的开口接缝。 在足以诱导硅迁移的温度下进行在基板上的热处理，以便通过硅迁移使开放的接缝闭合。 然后在第一硅层上形成第二硅层。 因此，可以提高从第一和第二硅层获得的浮栅的表面轮廓。

公开(公告)号：US20080090424A1

公开(公告)日：2008-04-17

申请号：US11973042

申请日：2007-10-05

申请人： Young-Sub You ,  Hun-Hyeoung Leam ,  Seok-Woo Nam ,  Bong-Hyun Kim ,  Woong Lee ,  Sang-Hoon Lee

发明人： Young-Sub You ,  Hun-Hyeoung Leam ,  Seok-Woo Nam ,  Bong-Hyun Kim ,  Woong Lee ,  Sang-Hoon Lee

IPC分类号： H01L21/469

CPC分类号： H01L21/0223 ,  H01L21/02255 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/31662

摘要： In methods of forming an oxide layer and an oxynitride layer, a substrate is loaded into a reaction chamber having a first pressure and a first temperature. The oxide layer is formed on the substrate using a reaction gas while increasing a temperature of the reaction chamber from the first temperature to a second temperature under a second pressure. Additionally, the oxide layer is nitrified in the reaction chamber to form the oxynitride layer on the substrate. When the oxide layer and/or the oxynitride layer are formed on the substrate, minute patterns of a semiconductor device, for example a DRAM device, an SRAM device or an LOGIC device may be easily formed on the oxide layer or the oxynitride layer.

摘要翻译： 在形成氧化物层和氧氮化物层的方法中，将衬底装载到具有第一压力和第一温度的反应室中。 使用反应气体在基板上形成氧化物层，同时在第二压力下将反应室的温度从第一温度升至第二温度。 此外，氧化物层在反应室中被硝化以在衬底上形成氧氮化物层。 当在衬底上形成氧化物层和/或氧氮化物层时，可以容易地在氧化物层或氧氮化物层上形成半导体器件（例如DRAM器件，SRAM器件或LOGIC器件）的微小图案。