公开(公告)号：US07361560B2

公开(公告)日：2008-04-22

申请号：US11033156

申请日：2005-01-12

申请人： Jai-Dong Lee ,  Ki-Chul Kim ,  In-Wook Cho

发明人： Jai-Dong Lee ,  Ki-Chul Kim ,  In-Wook Cho

IPC分类号： H01L21/336

CPC分类号： H01L21/022 ,  H01L21/02329 ,  H01L21/0234 ,  H01L21/3144 ,  H01L27/11568 ,  H01L29/66833

摘要： A method for manufacturing a dielectric layer structure for a non-volatile memory cell is provided. A method includes forming a first dielectric layer for tunneling on a semiconductor substrate, a second dielectric layer on the first dielectric layer to store charges, nitrogenizing surface of the second dielectric layer, and forming a third dielectric layer the nitridedsecond dielectric layer.

摘要翻译： 提供一种用于制造用于非易失性存储单元的电介质层结构的方法。 一种方法包括形成用于在半导体衬底上隧穿的第一电介质层，在第一电介质层上形成第二电介质层以存储电荷，使第二电介质层的氮化表面，以及形成第三介电层氮化二次介电层。

公开(公告)号：US20050277248A1

公开(公告)日：2005-12-15

申请号：US11107529

申请日：2005-04-15

申请人： Jung-Hwan Kim ,  Hun-Hyeoung Leam ,  Jai-Dong Lee ,  Young-Seok Kim ,  Young-Sub You ,  Ki-Su Na ,  Woong Lee

发明人： Jung-Hwan Kim ,  Hun-Hyeoung Leam ,  Jai-Dong Lee ,  Young-Seok Kim ,  Young-Sub You ,  Ki-Su Na ,  Woong Lee

IPC分类号： H01L21/8242 ,  H01L21/8247 ,  H01L27/115

CPC分类号： H01L27/11521 ,  H01L27/115

摘要： In a method of manufacturing a floating gate of a non-volatile semiconductor memory, a pattern is formed on a substrate to have an opening that exposes a portion of the substrate. A first preliminary polysilicon layer is formed on the pattern and the exposed portion of the substrate to substantially fill the opening. A first polysilicon layer is formed by partially etching the first preliminary polysilicon layer until a first void formed in the first preliminary polysilicon layer is exposed. A second polysilicon layer is formed on the first polysilicon layer.

摘要翻译： 在制造非易失性半导体存储器的浮置栅极的方法中，在衬底上形成图案以具有露出衬底的一部分的开口。 在图案和基板的暴露部分上形成第一初步多晶硅层以基本上填充开口。 通过部分地蚀刻第一初步多晶硅层直到形成在第一初步多晶硅层中的第一空穴露出来形成第一多晶硅层。 在第一多晶硅层上形成第二多晶硅层。

公开(公告)号：US20050266640A1

公开(公告)日：2005-12-01

申请号：US11124517

申请日：2005-05-06

申请人： Young-Sub You ,  Woong Lee ,  Hun-Hyeoung Leam ,  Hyeon-Deok Lee ,  Ki-Su Na ,  Yong-Woo Hyung ,  Jai-Dong Lee

发明人： Young-Sub You ,  Woong Lee ,  Hun-Hyeoung Leam ,  Hyeon-Deok Lee ,  Ki-Su Na ,  Yong-Woo Hyung ,  Jai-Dong Lee

IPC分类号： H01L21/314 ,  H01L21/316 ,  H01L21/336 ,  H01L21/4763 ,  H01L21/8247 ,  H01L27/115

CPC分类号： H01L21/02323 ,  H01L21/022 ,  H01L21/02271 ,  H01L21/3144 ,  H01L21/3145 ,  H01L21/31662 ,  H01L27/115 ,  H01L27/11521

摘要： A method of forming a dielectric layer having a reduced thickness according to embodiments of the invention includes forming a lower oxide layer on a substrate, and forming a nitride layer on the lower oxide layer. Then, a preliminary oxide layer is formed on the nitride layer. A radical oxidation process using oxygen radicals is performed on the preliminary oxide layer to form an upper oxide layer on the nitride layer. The dielectric layer includes an ONO composite layer consisting of the lower oxide layer, the nitride layer, and the upper oxide layer. Due to the decreased thickness of the dielectric layer, the dielectric layer has an improved capacitance and an increased coupling coefficient.

摘要翻译： 根据本发明的实施方案，形成厚度减小的电介质层的方法包括在衬底上形成低氧化物层，并在低氧化物层上形成氮化物层。 然后，在氮化物层上形成预氧化物层。 在预氧化物层上进行使用氧自由基的自由基氧化工艺，以在氮化物层上形成上氧化层。 电介质层包括由低氧化物层，氮化物层和上部氧化物层组成的ONO复合层。 由于介电层的厚度减小，电介质层具有改善的电容和增加的耦合系数。

公开(公告)号：US20050153513A1

公开(公告)日：2005-07-14

申请号：US10992841

申请日：2004-11-22

申请人： Woong Lee ,  Young-Sub You ,  Hun-Hyeoung Leam ,  Ki-Su Na ,  Man-Sug Kang ,  Jung-Hwan Kim ,  Jai-Dong Lee

发明人： Woong Lee ,  Young-Sub You ,  Hun-Hyeoung Leam ,  Ki-Su Na ,  Man-Sug Kang ,  Jung-Hwan Kim ,  Jai-Dong Lee

IPC分类号： H01L21/8247 ,  H01L21/28 ,  H01L21/314 ,  H01L21/316 ,  H01L21/336 ,  H01L21/8238

CPC分类号： H01L29/66825 ,  H01L21/022 ,  H01L21/0223 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/3144 ,  H01L21/31662 ,  H01L29/40114 ,  H01L29/513

摘要： A method of forming a dielectric layer for a non-volatile memory cell is disclosed. According to the method, a dielectric layer is formed by successively forming a lower oxide layer, a nitride layer and an upper oxide layer on a semiconductor substrate. The lower and upper oxide layers are formed using a radical oxidation process. A method of forming a non-volatile memory cell having the dielectric layer is also disclosed.

摘要翻译： 公开了一种形成用于非易失性存储单元的电介质层的方法。 根据该方法，通过在半导体衬底上依次形成低氧化物层，氮化物层和上部氧化物层来形成电介质层。 使用自由基氧化法形成下层和上层氧化物层。 还公开了一种形成具有电介质层的非易失性存储单元的方法。

公开(公告)号：US20050101143A1

公开(公告)日：2005-05-12

申请号：US10911730

申请日：2004-08-05

申请人： Seung-Jae Lee ,  Min Kim ,  Jai-Dong Lee ,  Kyoung-Seok Kim ,  Hyeon-Deok Lee ,  Ju-Bum Lee ,  Hun-Hyeoung Leam

发明人： Seung-Jae Lee ,  Min Kim ,  Jai-Dong Lee ,  Kyoung-Seok Kim ,  Hyeon-Deok Lee ,  Ju-Bum Lee ,  Hun-Hyeoung Leam

IPC分类号： H01L21/76 ,  H01L21/308 ,  H01L21/311 ,  H01L21/762

CPC分类号： H01L21/76224 ,  H01L21/3081 ,  H01L21/3086

摘要： In a method of forming a shallow trench isolation (STI) region in a semiconductor device, a pad oxide layer and a pad nitride layer may be formed on a semiconductor substrate. The pad nitride layer and pad oxide layer may be patterned to form an isolation region with exposed portions on the pad nitride layer, pad oxide layer and semiconductor substrate. A radical oxide layer may be formed on the exposed portions, and a trench may be formed in the isolation region by etching the semiconductor substrate and radical oxide layer. The STI region may be formed by filling an insulating layer in the trench.

摘要翻译： 在半导体器件中形成浅沟槽隔离（STI）区域的方法中，衬底氧化物层和衬底氮化物层可以形成在半导体衬底上。 衬垫氮化物层和焊盘氧化物层可以被图案化以形成具有在衬垫氮化物层，焊盘氧化物层和半导体衬底上的暴露部分的隔离区域。 可以在暴露部分上形成自由基氧化物层，并且可以通过蚀刻半导体衬底和自由基氧化物层在隔离区域中形成沟槽。 可以通过在沟槽中填充绝缘层来形成STI区域。

公开(公告)号：US20070010068A1

公开(公告)日：2007-01-11

申请号：US11481928

申请日：2006-07-07

申请人： Yong-Sun Lee ,  Jai-Dong Lee ,  Bong-Hyun Kim ,  Man-Sug Kang ,  Jung-Hwan Kim ,  Hyun-Jin Shin ,  Won-Seok Yoo ,  Seung-Mok Shin

发明人： Yong-Sun Lee ,  Jai-Dong Lee ,  Bong-Hyun Kim ,  Man-Sug Kang ,  Jung-Hwan Kim ,  Hyun-Jin Shin ,  Won-Seok Yoo ,  Seung-Mok Shin

IPC分类号： H01L21/30 ,  H01L21/46

CPC分类号： H01L21/32105 ,  H01L21/28273 ,  H01L29/42324

摘要： Example embodiments of the present invention relate to methods of manufacturing a semiconductor device. Other example embodiments of the present invention relate to methods of manufacturing a semiconductor device having a gate electrode. In the method of manufacturing the semiconductor device, a gate electrode may be formed on a semiconductor substrate. Damage in the semiconductor substrate and a sidewall of the gate electrode may be cured, or repaired, by a radical re-oxidation process to form an oxide layer on the semiconductor substrate and the gate electrode. The radical re-oxidation process may be performed by providing a nitrogen gas onto the semiconductor substrate while increasing a temperature of the semiconductor substrate to a first temperature to passivate a surface of the gate electrode under a nitrogen gas atmosphere, providing an oxygen gas onto the semiconductor substrate while increasing the temperature from a first temperature to a second temperature to perform a first oxidation process and/or performing a second oxidation process at the second temperature.

摘要翻译： 本发明的示例性实施例涉及制造半导体器件的方法。 本发明的其它示例实施例涉及制造具有栅电极的半导体器件的方法。 在制造半导体器件的方法中，可以在半导体衬底上形成栅电极。 可以通过自由基再氧化工艺固化或修复半导体衬底和栅电极的侧壁的损伤，以在半导体衬底和栅电极上形成氧化物层。 可以通过在半导体衬底上提供氮气同时将半导体衬底的温度提高到第一温度以在氮气气氛下钝化栅电极的表面来进行自由基再氧化工艺，从而将氧气提供到 半导体衬底，同时将温度从第一温度升至第二温度，以进行第一氧化工艺和/或在第二温度下进行第二氧化工艺。

公开(公告)号：US07153362B2

公开(公告)日：2006-12-26

申请号：US10134434

申请日：2002-04-30

申请人： Chang-Hyun Ko ,  Jai-Dong Lee ,  Jin-Hee Lee

发明人： Chang-Hyun Ko ,  Jai-Dong Lee ,  Jin-Hee Lee

IPC分类号： C30B23/00

CPC分类号： C23C16/52

摘要： A system and method for real time deposition process control based on resulting product detection, where the system and method detect an amount of at least one reaction product in real time, while the deposition process is being performed, the detected amount of reaction product is compared with a reference amount, and a comparison result is fed back in real time to adjust a supply of one or more reactants. The system and method provide real time control over the deposition process and/or reduce the number of wafers produced that do not meet processing target values.

公开(公告)号：US20060134925A1

公开(公告)日：2006-06-22

申请号：US11302892

申请日：2005-12-13

申请人： Jai-Dong Lee ,  Jung-Hwan Kim ,  Woong Lee ,  Hun-Hyeoung Leam ,  Sang-Hun Lee

发明人： Jai-Dong Lee ,  Jung-Hwan Kim ,  Woong Lee ,  Hun-Hyeoung Leam ,  Sang-Hun Lee

IPC分类号： H01L21/31 ,  H01L21/469

CPC分类号： H01L21/28211 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02337 ,  H01L21/3003 ,  H01L21/31662 ,  H01L29/51

摘要： In an exemplary embodiment of the invention a method of forming a gate oxide layer of a semiconductor device uses deuterium gas. The method includes introducing a semiconductor substrate, and depositing an insulating layer on the semiconductor substrate by supplying an oxidation reaction gas and a deuterium gas to the semiconductor substrate. Thus, a high quality gate oxide layer can be formed and resistance to degradation from the hot carrier effect can be improved. Further, when the method is applied to a tunnel oxide layer process of a flash memory, problems such as an increasing dispersion of the threshold voltage can be mitigated.

摘要翻译： 在本发明的示例性实施例中，形成半导体器件的栅极氧化物层的方法使用氘气。 该方法包括：通过向半导体衬底提供氧化反应气体和氘气，引入半导体衬底，并在半导体衬底上沉积绝缘层。 因此，可以形成高质量的栅极氧化物层，并且可以提高耐热载流子效应的降解性。 此外，当将该方法应用于闪速存储器的隧道氧化物层处理时，可以减轻诸如阈值电压的增加的色散的问题。

公开(公告)号：US07902059B2

公开(公告)日：2011-03-08

申请号：US12608579

申请日：2009-10-29

申请人： Jung-Hwan Kim ,  Hun-Hyeoung Leam ,  Jai-Dong Lee ,  Young-Seok Kim ,  Young-Sub You ,  Ki-Su Na ,  Woong Lee

发明人： Jung-Hwan Kim ,  Hun-Hyeoung Leam ,  Jai-Dong Lee ,  Young-Seok Kim ,  Young-Sub You ,  Ki-Su Na ,  Woong Lee

IPC分类号： H01L21/3205 ,  H01L21/4763

CPC分类号： H01L27/11521 ,  H01L27/115

摘要： In a method of manufacturing a floating gate of a non-volatile semiconductor memory, a pattern is formed on a substrate to have an opening that exposes a portion of the substrate. A first preliminary polysilicon layer is formed on the pattern and the exposed portion of the substrate to substantially fill the opening. A first polysilicon layer is formed by partially etching the first preliminary polysilicon layer until a first void formed in the first preliminary polysilicon layer is exposed. A second polysilicon layer is formed on the first polysilicon layer.

摘要翻译： 在制造非易失性半导体存储器的浮置栅极的方法中，在衬底上形成图案以具有露出衬底的一部分的开口。 在图案和基板的暴露部分上形成第一初步多晶硅层以基本上填充开口。 通过部分地蚀刻第一初步多晶硅层直到形成在第一初步多晶硅层中的第一空穴露出来形成第一多晶硅层。 在第一多晶硅层上形成第二多晶硅层。

公开(公告)号：US20100048015A1

公开(公告)日：2010-02-25

申请号：US12608579

申请日：2009-10-29

申请人： Jung-Hwan Kim ,  Hun-Hyeoung Leam ,  Jai-Dong Lee ,  Young-Seok Kim ,  Young-Sub You ,  Ki-Su Na ,  Woong Lee

发明人： Jung-Hwan Kim ,  Hun-Hyeoung Leam ,  Jai-Dong Lee ,  Young-Seok Kim ,  Young-Sub You ,  Ki-Su Na ,  Woong Lee

IPC分类号： H01L21/28 ,  H01L21/283

CPC分类号： H01L27/11521 ,  H01L27/115

摘要： In a method of manufacturing a floating gate of a non-volatile semiconductor memory, a pattern is formed on a substrate to have an opening that exposes a portion of the substrate. A first preliminary polysilicon layer is formed on the pattern and the exposed portion of the substrate to substantially fill the opening. A first polysilicon layer is formed by partially etching the first preliminary polysilicon layer until a first void formed in the first preliminary polysilicon layer is exposed. A second polysilicon layer is formed on the first polysilicon layer.

摘要翻译： 在制造非易失性半导体存储器的浮置栅极的方法中，在衬底上形成图案以具有露出衬底的一部分的开口。 在图案和基板的暴露部分上形成第一初步多晶硅层以基本上填充开口。 通过部分地蚀刻第一初步多晶硅层直到形成在第一初步多晶硅层中的第一空穴露出来形成第一多晶硅层。 在第一多晶硅层上形成第二多晶硅层。