利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

44 条记录 (耗时 0.026 秒)

    High-density probe array
    32.
    发明授权
    High-density probe array 失效
    高密度探头阵列

    公开(公告)号：US07583095B2

    公开(公告)日：2009-09-01

    申请号：US11464571

    申请日：2006-08-15

    申请人： Dong-Chul Yoo ,  Byoung-Jae Bae ,  Jang-Eun Heo ,  Ji-Eun Lim ,  Dong-Hyun Im

    发明人： Dong-Chul Yoo ,  Byoung-Jae Bae ,  Jang-Eun Heo ,  Ji-Eun Lim ,  Dong-Hyun Im

    IPC分类号： G01R31/02

    CPC分类号： G01R3/00 ,  Y10T29/49151

    摘要： A probe array may be fabricated by forming probes arranged on a sacrificial substrate, forming a probe substrate above the probes, and removing the sacrificial substrate. In one embodiment, first probes may be two-dimensionally formed in row and column directions on a sacrificial substrate. Second probes may be formed between the first probes arranged in the row direction such that a distance between the first and second probes is smaller than the resolution limit in a lithography process. A probe substrate may be formed on the sacrificial substrate having the first and second probes, and the sacrificial substrate may be removed.

    摘要翻译： 可以通过形成设置在牺牲衬底上的探针，在探针上方形成探针衬底，以及去除牺牲衬底来制造探针阵列。 在一个实施例中，第一探针可以在牺牲衬底上在行和列方向上二维地形成。 可以在布置在行方向上的第一探针之间形成第二探针，使得第一和第二探针之间的距离小于光刻工艺中的分辨率极限。 可以在具有第一和第二探针的牺牲衬底上形成探针衬底，并且可以去除牺牲衬底。

    Memory cells including resistance variable material patterns of different compositions
    34.
    发明授权
    Memory cells including resistance variable material patterns of different compositions 有权
    记忆单元包括不同组成的电阻变化材料图案

    公开(公告)号：US08625325B2

    公开(公告)日：2014-01-07

    申请号：US12853329

    申请日：2010-08-10

    申请人： Hyeong-Geun An ,  Ik-Soo Kim ,  Hee-Ju Shin ,  Dong-Hyun Im ,  Sung-Lae Cho ,  Eun-Hee Cho

    发明人： Hyeong-Geun An ,  Ik-Soo Kim ,  Hee-Ju Shin ,  Dong-Hyun Im ,  Sung-Lae Cho ,  Eun-Hee Cho

    IPC分类号： G11C11/56

    CPC分类号： G11C13/0069 ,  G11C11/56 ,  G11C11/5678 ,  G11C13/0004 ,  G11C2013/0092 ,  G11C2213/56 ,  G11C2213/72 ,  H01L27/101

    摘要： A non-volatile memory device includes a plurality of word lines, a plurality of bit lines, and an array of variable resistance memory cells each electrically connected between a respective word line and a respective bit line. Each of the memory cells includes first and second resistance variable patterns electrically connected in series between first and second electrodes. A material composition of the first resistance variable pattern is different than a material composition of the second resistance variable pattern. Multi-bit data states of each memory cell are defined by a contiguous increase in size of a programmable high-resistance volume within the first and second resistance variable patterns.

    摘要翻译： 非易失性存储器件包括多个字线，多个位线，以及每个电连接在相应字线和相应位线之间的可变电阻存储单元阵列。 每个存储单元包括在第一和第二电极之间串联电连接的第一和第二电阻可变图案。 第一电阻可变图案的材料组成不同于第二电阻变化图案的材料组成。 每个存储器单元的多位数据状态由第一和第二电阻变化模式内的可编程高电阻体积的连续增加来定义。

    VARIABLE RESISTANCE MEMORY DEVICE AND METHODS OF FORMING THE SAME
    36.
    发明申请
    VARIABLE RESISTANCE MEMORY DEVICE AND METHODS OF FORMING THE SAME 有权
    可变电阻存储器件及其形成方法

    公开(公告)号：US20120305884A1

    公开(公告)日：2012-12-06

    申请号：US13584070

    申请日：2012-08-13

    申请人： Gyuhwan Oh ,  Dong-Hyun Im ,  Soonoh Park ,  Dongho Ahn ,  Young-Lim Park ,  Eun-Hee Cho

    发明人： Gyuhwan Oh ,  Dong-Hyun Im ,  Soonoh Park ,  Dongho Ahn ,  Young-Lim Park ,  Eun-Hee Cho

    IPC分类号： H01L45/00

    CPC分类号： H01L27/1052 ,  G11C13/0004 ,  G11C2213/52 ,  G11C2213/72 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1683

    摘要： A method of forming a memory device includes forming a first interlayer insulating layer on a semiconductor substrate, forming a first electrode in the first interlayer insulating layer, the first electrode having a top surface of a rectangular shape extending in a first direction, and forming a variable resistance pattern on the first electrode, the variable resistance pattern having a bottom surface of a rectangular shape extending in a second direction crossing the first direction, the bottom surface of the variable resistance pattern contacting the first electrode, wherein the area of contact between the lower electrode and the variable resistance pattern is substantially equal to a multiplication of a minor axis length of a top surface of the first electrode and a minor axis length of a bottom surface of the variable resistance pattern.

    摘要翻译： 形成存储器件的方法包括在半导体衬底上形成第一层间绝缘层，在第一层间绝缘层中形成第一电极，第一电极具有在第一方向上延伸的矩形形状的顶表面，并形成 第一电极上的可变电阻图案，可变电阻图案具有沿与第一方向交叉的第二方向延伸的矩形形状的底表面，可变电阻图案的底表面与第一电极接触，其中， 下电极和可变电阻图案基本上等于第一电极的顶表面的短轴长度和可变电阻图案的底表面的短轴长度的乘积。

    Variable resistance memory device and methods of forming the same
    38.
    发明授权
    Variable resistance memory device and methods of forming the same 有权
    可变电阻存储器件及其形成方法

    公开(公告)号：US08278206B2

    公开(公告)日：2012-10-02

    申请号：US12608633

    申请日：2009-10-29

    申请人： Gyuhwan Oh ,  Dong-Hyun Im ,  Soonoh Park ,  Dongho Ahn ,  Young-Lim Park ,  Eun-Hee Cho

    发明人： Gyuhwan Oh ,  Dong-Hyun Im ,  Soonoh Park ,  Dongho Ahn ,  Young-Lim Park ,  Eun-Hee Cho

    IPC分类号： H01C17/00 ,  H01L27/108 ,  H01L27/11

    CPC分类号： H01L27/1052 ,  G11C13/0004 ,  G11C2213/52 ,  G11C2213/72 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1683

    摘要： A method of forming a memory device includes forming a first interlayer insulating layer on a semiconductor substrate, forming a first electrode in the first interlayer insulating layer, the first electrode having a top surface of a rectangular shape extending in a first direction, and forming a variable resistance pattern on the first electrode, the variable resistance pattern having a bottom surface of a rectangular shape extending in a second direction crossing the first direction, the bottom surface of the variable resistance pattern contacting the first electrode, wherein the area of contact between the lower electrode and the variable resistance pattern is substantially equal to a multiplication of a minor axis length of a top surface of the first electrode and a minor axis length of a bottom surface of the variable resistance pattern.

    摘要翻译： 形成存储器件的方法包括在半导体衬底上形成第一层间绝缘层，在第一层间绝缘层中形成第一电极，第一电极具有在第一方向上延伸的矩形形状的顶表面，并形成 第一电极上的可变电阻图案，可变电阻图案具有沿与第一方向交叉的第二方向延伸的矩形形状的底表面，可变电阻图案的底表面与第一电极接触，其中， 下电极和可变电阻图案基本上等于第一电极的顶表面的短轴长度和可变电阻图案的底表面的短轴长度的乘积。

    MEMORY CELLS INCLUDING RESISTANCE VARIABLE MATERIAL PATTERNS OF DIFFERENT COMPOSITIONS
    39.
    发明申请
    MEMORY CELLS INCLUDING RESISTANCE VARIABLE MATERIAL PATTERNS OF DIFFERENT COMPOSITIONS 有权
    包含不同成分的电阻变化材料的记忆细胞

    公开(公告)号：US20110032753A1

    公开(公告)日：2011-02-10

    申请号：US12853329

    申请日：2010-08-10

    申请人： Hyeong-Geun An ,  Ik-Soo Kim ,  Hee-Ju Shin ,  Dong-Hyun Im ,  Sung-Lae Cho ,  Eun-Hee Cho

    发明人： Hyeong-Geun An ,  Ik-Soo Kim ,  Hee-Ju Shin ,  Dong-Hyun Im ,  Sung-Lae Cho ,  Eun-Hee Cho

    IPC分类号： G11C11/00

    CPC分类号： G11C13/0069 ,  G11C11/56 ,  G11C11/5678 ,  G11C13/0004 ,  G11C2013/0092 ,  G11C2213/56 ,  G11C2213/72 ,  H01L27/101

    摘要： A non-volatile memory device includes a plurality of word lines, a plurality of bit lines, and an array of variable resistance memory cells each electrically connected between a respective word line and a respective bit line. Each of the memory cells includes first and second resistance variable patterns electrically connected in series between first and second electrodes. A material composition of the first resistance variable pattern is different than a material composition of the second resistance variable pattern. Multi-bit data states of each memory cell are defined by a contiguous increase in size of a programmable high-resistance volume within the first and second resistance variable patterns.

    摘要翻译： 非易失性存储器件包括多个字线，多个位线，以及每个电连接在相应字线和相应位线之间的可变电阻存储单元阵列。 每个存储单元包括在第一和第二电极之间串联电连接的第一和第二电阻可变图案。 第一电阻可变图案的材料组成不同于第二电阻变化图案的材料组成。 每个存储器单元的多位数据状态由第一和第二电阻变化模式内的可编程高电阻体积的连续增加来定义。

    Method of forming information storage pattern
    40.
    发明申请
    Method of forming information storage pattern 审中-公开
    形成信息存储模式的方法

    公开(公告)号：US20100248460A1

    公开(公告)日：2010-09-30

    申请号：US12659959

    申请日：2010-03-26

    申请人： Jin-Il Lee ,  Urazaev Vladimir ,  Jin-Ha Jeong ,  Seung-Back Shin ,  Sung-Lae Cho ,  Hyeong-Geun An ,  Dong-Hyun Im ,  Jung-Hyeon Kim

    发明人： Jin-Il Lee ,  Urazaev Vladimir ,  Jin-Ha Jeong ,  Seung-Back Shin ,  Sung-Lae Cho ,  Hyeong-Geun An ,  Dong-Hyun Im ,  Jung-Hyeon Kim

    IPC分类号： H01L21/365 ,  H01L21/469 ,  H01L21/443 ,  H01L21/465

    CPC分类号： H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/1616 ,  H01L45/1683

    摘要： A method of forming an information storage pattern, includes placing a semiconductor substrate in a process chamber, injecting first, second and third process gases into the process chamber during a first process to form a lower layer on the substrate based on a first injection time and/or a first pause time, injecting the second process gas into the process chamber during a second process, wherein the second process gas is injected into the process chamber during a first elimination time, injecting a fourth process gas together with the second and third process gases into the process chamber during a third process in accordance with a second injection time and/or a second pause time to form an upper layer on the lower layer, and injecting the second process gas into the process chamber during a fourth process, wherein the second process gas is injected into the process chamber during a second elimination.

    摘要翻译： 一种形成信息存储图案的方法，包括将半导体衬底放置在处理室中，在第一过程中将第一，第二和第三处理气体注入到处理室中，以在第一注入时间基底上形成下层;以及 /或第一暂停时间，在第二过程期间将第二处理气体注入处理室，其中第二处理气体在第一消除时间期间被注入到处理室中，与第二和第三处理一起喷射第四处理气体 根据第二喷射时间和/或第二暂停时间，在第三过程期间将气体进入处理室，以在下层形成上层，并且在第四过程期间将第二处理气体注入到处理室中，其中， 在第二次消除期间将第二工艺气体注入到处理室中。