公开(公告)号：US20080318385A1

公开(公告)日：2008-12-25

申请号：US12229459

申请日：2008-08-22

申请人： Jack T. Kavalieros ,  Matthew V. Metz ,  Gilbert Dewey ,  Been-Yih Jin ,  Justin K. Brask ,  Suman Datta ,  Robert S. Chau

发明人： Jack T. Kavalieros ,  Matthew V. Metz ,  Gilbert Dewey ,  Been-Yih Jin ,  Justin K. Brask ,  Suman Datta ,  Robert S. Chau

IPC分类号： H01L21/336

CPC分类号： H01L29/7391

摘要： The present invention relates to a Tunnel Field Effect Transistor (TFET), which utilizes angle implantation and amorphization to form asymmetric source and drain regions. The TFET further comprises a silicon germanium alloy epitaxial source region with a conductivity opposite that of the drain.

摘要翻译： 隧道场效应晶体管技术领域本发明涉及一种隧道场效应晶体管（TFET），其利用角度注入和非晶化形成不对称的源极和漏极区域。 TFET还包括具有与漏极相反的导电性的硅锗合金外延源区域。

公开(公告)号：US07465976B2

公开(公告)日：2008-12-16

申请号：US11129520

申请日：2005-05-13

申请人： Jack T. Kavalieros ,  Matthew V. Metz ,  Gilbert Dewey ,  Ben Jin ,  Justin K. Brask ,  Suman Datta ,  Robert S. Chau

发明人： Jack T. Kavalieros ,  Matthew V. Metz ,  Gilbert Dewey ,  Ben Jin ,  Justin K. Brask ,  Suman Datta ,  Robert S. Chau

IPC分类号： H01L29/76

CPC分类号： H01L29/7391

摘要： The present invention relates to a Tunnel Field Effect Transistor (TFET). which utilizes angle implantation and amorphization to form asymmetric source and drain regions. The IFET further includes a silicon germanium alloy epitaxial source region with a conductivity opposite that of the drain.

摘要翻译： 隧道场效应晶体管技术领域本发明涉及隧道场效应晶体管（TFET）。 其利用角度注入和非晶化形成不对称的源极和漏极区域。 IFET还包括具有与漏极相反的导电性的硅锗合金外延源区。

公开(公告)号：US07449756B2

公开(公告)日：2008-11-11

申请号：US11151528

申请日：2005-06-13

申请人： Matthew V. Metz ,  Suman Datta ,  Mark L. Doczy ,  Justin K. Brask ,  Jack Kavalieros ,  Robert S. Chau

发明人： Matthew V. Metz ,  Suman Datta ,  Mark L. Doczy ,  Justin K. Brask ,  Jack Kavalieros ,  Robert S. Chau

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L21/31691 ,  H01L21/02197 ,  H01L21/02269 ,  H01L21/02293 ,  H01L21/28079 ,  H01L21/28194 ,  H01L29/495 ,  H01L29/517

摘要： A semiconductor device is described. That semiconductor device comprises a high-k gate dielectric layer that is formed on a substrate that applies strain to the high-k gate dielectric layer, and a metal gate electrode that is formed on the high-k gate dielectric layer.

摘要翻译： 描述半导体器件。 该半导体器件包括形成在对高k栅极电介质层施加应变的基板上的高k栅极电介质层和形成在高k栅极电介质层上的金属栅电极。

公开(公告)号：US20080258207A1

公开(公告)日：2008-10-23

申请号：US11855823

申请日：2007-09-14

申请人： Marko Radosavljevic ,  Amlan Majumdar ,  Brian S. Doyle ,  Jack Kavalieros ,  Mark L. Doczy ,  Justin K. Brask ,  Uday Shah ,  Suman Datta ,  Robert S. Chau

发明人： Marko Radosavljevic ,  Amlan Majumdar ,  Brian S. Doyle ,  Jack Kavalieros ,  Mark L. Doczy ,  Justin K. Brask ,  Uday Shah ,  Suman Datta ,  Robert S. Chau

IPC分类号： H01L29/786

CPC分类号： H01L29/785 ,  H01L29/41791 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7851 ,  H01L29/78681 ,  H01L29/78684 ,  H01L2029/7858

摘要： A contact architecture for nanoscale channel devices having contact structures coupling to and extending between source or drain regions of a device having a plurality of parallel semiconductor bodies. The contact structures being able to contact parallel semiconductor bodies having sub-lithographic pitch.

摘要翻译： 一种用于纳米尺度通道器件的接触结构，其具有耦合到具有多个平行半导体器件的器件的源极或漏极区域之间并具有接触结构的接触结构。 接触结构能够接触具有亚光刻间距的平行半导体本体。

公开(公告)号：US07402856B2

公开(公告)日：2008-07-22

申请号：US11299102

申请日：2005-12-09

申请人： Justin K. Brask ,  Jack T. Kavalieros ,  Brian S. Doyle ,  Robert S. Chau

发明人： Justin K. Brask ,  Jack T. Kavalieros ,  Brian S. Doyle ,  Robert S. Chau

IPC分类号： H01L29/94

CPC分类号： H01L29/7851 ,  H01L29/66795

摘要： A non-planar microelectronic device, a method of fabricating the device, and a system including the device. The non-planar microelectronic device comprises: a substrate body including a substrate base and a fin, the fin defining a device portion at a top region thereof; a gate dielectric layer extending at a predetermined height on two laterally opposing sidewalls of the fin, the predetermined height corresponding to a height of the device portion; a device isolation layer on the substrate body and having a thickness up to a lower limit of the device portion; a gate electrode on the device isolation layer and further extending on the gate dielectric layer; an isolation element extending on the two laterally opposing sidewalls of the fin up to a lower limit of the gate dielectric layer, the isolation element being adapted to reduce any fringe capacitance between the gate electrode and regions of the fin extending below the device portion.

摘要翻译： 非平面微电子器件，制造器件的方法以及包括该器件的系统。 所述非平面微电子器件包括：衬底主体，其包括衬底基座和鳍片，所述鳍片限定其顶部区域处的器件部分; 栅极电介质层，其在所述鳍片的两个横向相对的侧壁上以预定高度延伸，所述预定高度对应于所述器件部分的高度; 在所述衬底主体上的器件隔离层，并且具有至所述器件部分的下限的厚度; 器件隔离层上的栅电极，并进一步在栅介质层上延伸; 隔离元件，其在所述鳍片的两个横向相对的侧壁上延伸到所述栅极电介质层的下限，所述隔离元件适于减小所述栅电极与所述鳍片延伸到所述器件部分下方的区域之间的任何条纹电容。

公开(公告)号：US07390947B2

公开(公告)日：2008-06-24

申请号：US11037512

申请日：2005-01-18

申请人： Amlan Majumdar ,  Justin K. Brask ,  Marko Radosavljevic ,  Suman Datta ,  Brian S. Doyle ,  Mark L. Doczy ,  Jack Kavalieros ,  Matthew V. Metz ,  Robert S. Chau ,  Uday Shah ,  James Blackwell

发明人： Amlan Majumdar ,  Justin K. Brask ,  Marko Radosavljevic ,  Suman Datta ,  Brian S. Doyle ,  Mark L. Doczy ,  Jack Kavalieros ,  Matthew V. Metz ,  Robert S. Chau ,  Uday Shah ,  James Blackwell

IPC分类号： H01L29/12

CPC分类号： B82Y10/00 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/1606 ,  H01L51/0048 ,  H01L51/0052 ,  H01L51/0541 ,  H01L51/0545 ,  Y10S977/701 ,  Y10S977/938

摘要： A nanotube transistor, such as a carbon nanotube transistor, may be formed with a top gate electrode and a spaced source and drain. Conduction along the transistor from source to drain is controlled by the gate electrode. Underlying the gate electrode are at least two nanotubes. In some embodiments, the substrate may act as a back gate.

摘要翻译： 诸如碳纳米管晶体管的纳米管晶体管可以形成有顶栅电极和间隔开的源极和漏极。 沿晶体管从源极到漏极的导通由栅电极控制。 栅电极底部至少有两个纳米管。 在一些实施例中，衬底可用作背栅。

公开(公告)号：US07381608B2

公开(公告)日：2008-06-03

申请号：US11006218

申请日：2004-12-07

申请人： Justin K. Brask ,  Sangwoo Pae ,  Jack Kavalieros ,  Matthew V. Metz ,  Mark L. Doczy ,  Suman Datta ,  Robert S. Chau ,  Jose A. Maiz

发明人： Justin K. Brask ,  Sangwoo Pae ,  Jack Kavalieros ,  Matthew V. Metz ,  Mark L. Doczy ,  Suman Datta ,  Robert S. Chau ,  Jose A. Maiz

IPC分类号： H01L21/8238

CPC分类号： H01L29/66545 ,  H01L21/28079 ,  H01L21/28194 ,  H01L21/28202 ,  H01L29/495 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

摘要： A method for making a semiconductor device is described. That method comprises adding nitrogen to a silicon dioxide layer to form a nitrided silicon dioxide layer on a substrate. After forming a sacrificial layer on the nitrided silicon dioxide layer, the sacrificial layer is removed to generate a trench. A high-k gate dielectric layer is formed on the nitrided silicon dioxide layer within the trench, and a metal gate electrode is formed on the high-k gate dielectric layer.

摘要翻译： 描述制造半导体器件的方法。 该方法包括向二氧化硅层中加入氮以在基底上形成氮化二氧化硅层。 在氮化二氧化硅层上形成牺牲层之后，除去牺牲层以产生沟槽。 在沟槽内的氮化二氧化硅层上形成高k栅介质层，在高k栅介质层上形成金属栅电极。

公开(公告)号：US07271045B2

公开(公告)日：2007-09-18

申请号：US11240839

申请日：2005-09-30

申请人： Matthew J. Prince ,  Chris E. Barns ,  Justin K. Brask

发明人： Matthew J. Prince ,  Chris E. Barns ,  Justin K. Brask

IPC分类号： H01L21/8238

CPC分类号： H01L21/31111 ,  H01L29/66545 ,  Y10S438/926

摘要： A method including forming a hard mask and an etch stop layer over a sacrificial material patterned as a gate electrode, wherein a material for the hard mask and a material for the etch stop layer are selected to have a similar stress property; removing the material for the hard mask and the material for the etch stop layer sufficient to expose the sacrificial material; replacing the sacrificial material with another material. A system including a computing device including a microprocessor, the microprocessor including a plurality of transistor devices, at least one of the plurality of transistor devices including a gate electrode formed on a substrate surface; a discontinuous etch stop layer conformally formed on the substrate surface and adjacent side wall surfaces of the gate electrode; and a dielectric material conformally formed over the etch stop layer.

公开(公告)号：US07217611B2

公开(公告)日：2007-05-15

申请号：US10748383

申请日：2003-12-29

申请人： Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Scott A. Hareland ,  Matthew V. Metz ,  Chris E. Barns ,  Robert S. Chau

发明人： Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Scott A. Hareland ,  Matthew V. Metz ,  Chris E. Barns ,  Robert S. Chau

IPC分类号： H01L21/8238

CPC分类号： H01L29/517 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/66545 ,  Y10S438/926

摘要： Methods and associated structures of forming a microelectronic device are described. Those methods comprise providing a substrate comprising a first transistor structure comprising an n-type gate material and second transistor structure comprising a p-type gate material, selectively removing the n-type gate material to form a recess in the first gate structure, and then filling the recess with an n-type metal gate material.

摘要翻译： 描述形成微电子器件的方法和相关结构。 这些方法包括提供包括包括n型栅极材料的第一晶体管结构和包括p型栅极材料的第二晶体管结构的衬底，选择性地去除n型栅极材料以在第一栅极结构中形成凹陷，然后 用n型金属栅极材料填充凹部。

公开(公告)号：US07148099B2

公开(公告)日：2006-12-12

申请号：US10877836

申请日：2004-06-24

申请人： Suman Datta ,  Jack Kavalieros ,  Mark L. Doczy ,  Matthew V. Metz ,  Justin K. Brask ,  Robert S. Chau

发明人： Suman Datta ,  Jack Kavalieros ,  Mark L. Doczy ,  Matthew V. Metz ,  Justin K. Brask ,  Robert S. Chau

IPC分类号： H01L21/8338

CPC分类号： H01L21/28247 ,  H01L21/26586 ,  H01L21/28238 ,  H01L21/3105 ,  H01L21/31111 ,  H01L21/31155 ,  H01L21/32134 ,  H01L21/32137 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/495 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66553

摘要： In a metal gate replacement process, a cup-shaped gate metal oxide dielectric may have a vertical portion that may be exposed to a silicon ion implantation. As a result of the implantation, the dielectric constant of a vertical portion may be reduced, reducing fringe capacitance.

摘要翻译： 在金属栅极更换工艺中，杯状栅极金属氧化物电介质可以具有可暴露于硅离子注入的垂直部分。 作为注入的结果，可以减小垂直部分的介电常数，减少边缘电容。