公开(公告)号：US07769134B1

公开(公告)日：2010-08-03

申请号：US12372104

申请日：2009-02-17

申请人： Thomas N. Adam ,  Eric C. Harley ,  Anita Madan ,  Teresa L. Pinto

发明人： Thomas N. Adam ,  Eric C. Harley ,  Anita Madan ,  Teresa L. Pinto

IPC分类号： G01N23/20

CPC分类号： G01N23/20 ,  G01N2223/6116

摘要： In a method for use of x-ray diffraction to measure the strain on the top silicon germanium layer of an SOI substrate, the location of the peak diffraction area of an upper silicon layer of the SOI substrate is determined by first determining the peak diffraction area of the upper silicon layer on a reference pad (where the SOI thickness is about 700-900 Angstroms) within a die formed on a semiconductor wafer. The x-ray beam then moves to that location on the pad of interest to be measured and begins the XRD scan on the pad of interest to ultimately determine the strain of the top silicon germanium layer of the pad of interest.

摘要翻译： 在使用x射线衍射测量SOI衬底的顶部硅锗层上的应变的方法中，SOI衬底的上硅层的峰值衍射面积的位置是通过首先确定峰值衍射面积 在半导体晶片上形成的晶片内的参考焊盘（其中SOI厚度为约700-900埃）上硅层。 然后X射线束移动到要测量的感兴趣的焊盘上的该位置，并在感兴趣的焊盘上开始XRD扫描，以最终确定感兴趣焊盘的顶部硅锗层的应变。

公开(公告)号：US20100081259A1

公开(公告)日：2010-04-01

申请号：US12242990

申请日：2008-10-01

申请人： Chung Woh Lai ,  Xiao Hu Liu ,  Anita Madan ,  Klaus W. Schwarz ,  J. Campbell Scott

发明人： Chung Woh Lai ,  Xiao Hu Liu ,  Anita Madan ,  Klaus W. Schwarz ,  J. Campbell Scott

IPC分类号： H01L21/22 ,  G21K5/00

CPC分类号： H01L21/3221 ,  H01L21/268 ,  H01L21/2686 ,  H01L21/3226 ,  H01L29/1054 ,  H01L29/7842

摘要： A method for generating patterned strained regions in a semiconductor device is provided. The method includes directing a light-emitting beam locally onto a surface portion of a semiconductor body; and manipulating a plurality of dislocations located proximate to the surface portion of the semiconductor body utilizing the light-emitting beam, the light-emitting beam being characterized as having a scan speed, so as to produce the patterned strained regions.

摘要翻译： 提供了一种在半导体器件中产生图案化应变区域的方法。 该方法包括将发光束局部引导到半导体本体的表面部分上; 以及利用所述发光束操作位于所述半导体主体的表面部分附近的多个位错，所述发光束的特征在于具有扫描速度，以便产生所述图案化的应变区域。

公开(公告)号：US20090146181A1

公开(公告)日：2009-06-11

申请号：US11952939

申请日：2007-12-07

申请人： Chung Woh Lai ,  Oleg Gluschenkov ,  Henry K. Utomo ,  Lee Wee Teo ,  Jin Ping Liu ,  Anita Madan ,  Rainer Loesing ,  Jin-Ping Han ,  Hyung-Yoon Choi

发明人： Chung Woh Lai ,  Oleg Gluschenkov ,  Henry K. Utomo ,  Lee Wee Teo ,  Jin Ping Liu ,  Anita Madan ,  Rainer Loesing ,  Jin-Ping Han ,  Hyung-Yoon Choi

IPC分类号： H01L29/778 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L21/823814 ,  H01L21/823807 ,  H01L27/1203 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848

摘要： An integrated circuit system that includes: providing a PFET device including a doped epitaxial layer; and forming a source/drain extension by employing an energy source to diffuse a dopant from the doped epitaxial layer.

摘要翻译： 一种集成电路系统，包括：提供包括掺杂外延层的PFET器件; 以及通过使用能量源从掺杂的外延层扩散掺杂剂形成源极/漏极扩展。

公开(公告)号：US07473608B2

公开(公告)日：2009-01-06

申请号：US11840795

申请日：2007-08-17

申请人： Jinghong H. Li ,  Yaocheng Liu ,  Zhijiong Luo ,  Anita Madan ,  Nivo Rovedo

发明人： Jinghong H. Li ,  Yaocheng Liu ,  Zhijiong Luo ,  Anita Madan ,  Nivo Rovedo

IPC分类号： H01L21/22

CPC分类号： H01L21/823814 ,  H01L21/26506 ,  H01L21/324 ,  H01L21/823807 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848 ,  Y10S257/90

摘要： The present invention relates to a semiconductor device comprising at least one n-channel field effect transistor (n-FET). Specifically, the n-FET comprises first and second patterned stressor layers that both contain a carbon-substituted and tensilely stressed single crystal semiconductor. The first patterned stressor layer has a first carbon concentration and is located in source and drain (S/D) extension regions of the n-FET at a first depth. The second patterned stressor layer has a second, higher carbon concentration and is located in S/D regions of the n-FET at a second, deeper depth. Such an n-FET with the first and second patterned stressor layers of different carbon concentration and different depths provide improved stress profile for enhancing electron mobility in the channel region of the n-FET.

摘要翻译： 本发明涉及包括至少一个n沟道场效应晶体管（n-FET）的半导体器件。 具体地说，n-FET包括第一和第二图案应力层，它们都包含碳取代和拉伸应力单晶半导体。 第一图案应力层具有第一碳浓度并且位于第一深度处的n-FET的源极和漏极（S / D）延伸区域中。 第二图案应力层具有第二较高的碳浓度，并且位于第二较深深度处的n-FET的S / D区中。 这种具有不同碳浓度和不同深度的第一和第二图案应力层的n-FET提供了改善的应力分布，用于增强n-FET的沟道区域中的电子迁移率。

公开(公告)号：US20070281413A1

公开(公告)日：2007-12-06

申请号：US11840795

申请日：2007-08-17

申请人： Jinghong Li ,  Yaocheng Liu ,  Zhijiong Luo ,  Anita Madan ,  Nivo Rovedo

发明人： Jinghong Li ,  Yaocheng Liu ,  Zhijiong Luo ,  Anita Madan ,  Nivo Rovedo

IPC分类号： H01L21/8238

CPC分类号： H01L21/823814 ,  H01L21/26506 ,  H01L21/324 ,  H01L21/823807 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848 ,  Y10S257/90

摘要： The present invention relates to a semiconductor device comprising at least one n-channel field effect transistor (n-FET). Specifically, the n-FET comprises first and second patterned stressor layers that both contain a carbon-substituted and tensilely stressed single crystal semiconductor. The first patterned stressor layer has a first carbon concentration and is located in source and drain (S/D) extension regions of the n-FET at a first depth. The second patterned stressor layer has a second, higher carbon concentration and is located in S/D regions of the n-FET at a second, deeper depth. Such an n-FET with the first and second patterned stressor layers of different carbon concentration and different depths provide improved stress profile for enhancing electron mobility in the channel region of the n-FET.

摘要翻译： 本发明涉及包括至少一个n沟道场效应晶体管（n-FET）的半导体器件。 具体地说，n-FET包括第一和第二图案应力层，它们都包含碳取代和拉伸应力单晶半导体。 第一图案应力层具有第一碳浓度并且位于第一深度处的n-FET的源极和漏极（S / D）延伸区域中。 第二图案应力层具有第二较高的碳浓度，并且位于第二较深深度处的n-FET的S / D区中。 这种具有不同碳浓度和不同深度的第一和第二图案应力层的n-FET提供了改善的应力分布，用于增强n-FET的沟道区域中的电子迁移率。

公开(公告)号：US20060237846A1

公开(公告)日：2006-10-26

申请号：US11428648

申请日：2006-07-05

申请人： Ashima Chakravarti ,  Shawn Smith ,  Dominic Schepis ,  Rangarajan Jagannathan ,  Anita Madan

发明人： Ashima Chakravarti ,  Shawn Smith ,  Dominic Schepis ,  Rangarajan Jagannathan ,  Anita Madan

IPC分类号： H01L23/52

CPC分类号： H01L29/7843 ,  C23C16/308 ,  C23C16/34 ,  C23C16/401 ,  H01L21/0214 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/3143 ,  H01L21/3144 ,  H01L21/3145 ,  H01L21/3148 ,  H01L21/31608 ,  H01L21/31612 ,  H01L21/3185 ,  H01L21/76801 ,  H01L21/76829 ,  H01L21/76834 ,  H01L29/7833 ,  H01L29/78675

摘要： When forming a silicon nitride film from a nitrogen precursor, using a silicon precursor combination rather than a single silane precursor advantageously increases the deposition rate. For example, adding silane during formation of a silicon nitride film made using BTBAS and ammonia improves (increases) the deposition rate while still yielding a film with a favorably high stress.

摘要翻译： 当从氮前体形成氮化硅膜时，使用硅前体组合而不是单一硅烷前体有利地增加了沉积速率。 例如，在使用BTBAS和氨制备的氮化硅膜形成期间添加硅烷改善（增加）沉积速率，同时仍然产生具有有利的高应力的膜。