公开(公告)号：US20050189653A1

公开(公告)日：2005-09-01

申请号：US10872946

申请日：2004-06-21

申请人： Hun-Jan Tao ,  Chao-Cheng Chen

发明人： Hun-Jan Tao ,  Chao-Cheng Chen

IPC分类号： H01L21/768 ,  H01L23/48 ,  H01L23/522 ,  H01L29/40

CPC分类号： H01L21/76808 ,  H01L21/76804 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

摘要： An intermediate structure from which a dual damascene structure may be fabricated includes a first-formed, unfaceted via hole and an intersecting trench both formed by gas plasma etching of a dielectric layer. The sidewall of the via hole is maintained unfaceted during and after trench formation by substantially filling it with a gas-plasma-etchable plug prior to trench formation. The presence of the plug in the via hole during gas plasma etching of the trench, also produces a trench bottom that is substantially flat.

摘要翻译： 可以制造双镶嵌结构的中间结构包括通过电介质层的气体等离子体蚀刻形成的第一形成的非平行通孔和交叉沟槽。 在沟槽形成期间和之后通孔的侧壁通过在沟槽形成之前用气体等离子体可蚀刻的塞子基本上填充而保持不通气。 在沟槽的气体等离子体蚀刻期间，插塞在通孔中的存在也产生基本上平坦的沟槽底部。

公开(公告)号：US20050164506A1

公开(公告)日：2005-07-28

申请号：US10765808

申请日：2004-01-27

申请人： Huang-Ming Chen ,  Chun-Li Chou ,  Chao-Cheng Chen ,  Hun-Jan Tao

发明人： Huang-Ming Chen ,  Chun-Li Chou ,  Chao-Cheng Chen ,  Hun-Jan Tao

IPC分类号： H01J37/32 ,  H01L21/00 ,  H01L21/302 ,  H01L21/306 ,  H01L21/3065 ,  H01L21/311 ,  H01L21/461 ,  H01L21/687

CPC分类号： H01L21/68735 ,  H01J37/3244 ,  H01J37/32642 ,  H01L21/02046 ,  H01L21/31116 ,  H01L21/67069 ,  Y10S156/914 ,  Y10S156/915 ,  Y10T279/23

摘要： A method for preventing the formation of contaminating polymeric films on the backsides of semiconductor substrates includes providing an oxygen-impregnated focus ring and/or an oxygen-impregnated chuck that releases oxygen during etching operations. The method further provides delivering oxygen gas to the substrate by mixing oxygen in the cooling gas mixture, maintaining the focus ring at a temperature no greater than the substrate temperature during etching and cleaning the substrate using a two step plasma cleaning sequence that includes suspending the substrate above the chuck.

摘要翻译： 防止在半导体衬底的背面形成污染性聚合物膜的方法包括提供在蚀刻操作期间释放氧气的氧浸渍聚焦环和/或氧浸渍卡盘。 该方法还通过在冷却气体混合物中混合氧将氧气输送到衬底，在蚀刻和清洁衬底期间将聚焦环保持在不高于衬底温度的温度，使用包括悬浮衬底的两步骤等离子体清洗序列 在卡盘上方

公开(公告)号：US06914007B2

公开(公告)日：2005-07-05

申请号：US10366206

申请日：2003-02-13

申请人： Ching-Hui Ma ,  Chao-Cheng Chen ,  Tsang-Jiuh Wu ,  Hui-Chang Yu ,  Hun-Jan Tao

发明人： Ching-Hui Ma ,  Chao-Cheng Chen ,  Tsang-Jiuh Wu ,  Hui-Chang Yu ,  Hun-Jan Tao

IPC分类号： H01L21/311 ,  H01L21/768 ,  H01L21/302 ,  H01L21/461 ,  H01L21/462

CPC分类号： H01J37/32009 ,  H01J2237/0206 ,  H01L21/31116 ,  H01L21/76802

摘要： A method of reducing a charge on a substrate to prevent an arcing incident in a subsequent etch process is described. A patterned substrate is fastened to a chuck in a process chamber. A discharge process is performed that includes the three steps of (a) coupling the chuck to a 0 volt connection, (b) generating a plasma, and (c) coupling the chuck to a high voltage connection. The three steps are carried out in any sequence. An inert gas or an inert gas and an etching gas are flowed into the chamber during the discharge sequence. Alternatively, a fluorocarbon CXFYHZ or a fluorocarbon and a gas such as O2, H2, N2, N2O, CO, CO2, He or Ar is flowed into the chamber during the discharge sequence. The method is compatible with batch or single wafer processes and is extendable to etching low k dielectric layers with poor thermal conductivity.

摘要翻译： 描述了一种减少衬底上的电荷以防止在后续蚀刻工艺中的电弧入射的方法。 图案化衬底被固定到处理室中的卡盘。 执行放电处理，其包括以下三个步骤：（a）将卡盘耦合到0伏连接，（b）产生等离子体，以及（c）将卡盘耦合到高压连接。 三个步骤以任何顺序进行。 在放电顺序期间，惰性气体或惰性气体和蚀刻气体流入腔室。 或者，碳氟化合物C 1 H Z，或碳氟化合物和气体如O 2 H，H N 2，N 2，N 2 O，CO，CO 2，He或Ar流入室 在放电序列期间。 该方法与批次或单晶片工艺兼容，并且可扩展到蚀刻导热性差的低k电介质层。

公开(公告)号：US06440863B1

公开(公告)日：2002-08-27

申请号：US09148556

申请日：1998-09-04

申请人： Chia-Shiun Tsai ,  Chao-Cheng Chen ,  Hun-Jan Tao

发明人： Chia-Shiun Tsai ,  Chao-Cheng Chen ,  Hun-Jan Tao

IPC分类号： H01L21302

CPC分类号： H01L21/7681 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/76808 ,  H01L2221/1031 ,  H01L2221/1036

摘要： A method for forming a patterned oxygen containing plasma etchable layer. There is first provided a substrate. There is then formed upon the substrate a blanket oxygen containing plasma etchable layer. There is then formed upon the blanket oxygen containing plasma etchable layer a blanket hard mask layer. There is then formed upon the blanket hard mask layer a patterned photoresist layer. There is then etched while employing a first plasma etch method in conjunction with the patterned photoresist layer as a first etch mask layer the blanket hard mask layer to form a patterned hard mask layer. There is then etched while employing a second plasma etch method in conjunction with at least the patterned hard mask layer as a second etch mask layer the blanket oxygen containing plasma etchable layer to form a patterned oxygen containing plasma etchable layer. The second plasma etch method employs a second etchant gas composition comprising: (1) an oxygen containing etchant gas which upon plasma activation provides an active oxygen etching species; and (2) boron trichloride.

摘要翻译： 一种用于形成图案化含氧等离子体可刻蚀层的方法。 首先提供基板。 然后在衬底上形成包含氧气的等离子体可蚀刻层。 然后在橡皮布含氧等离子体可蚀刻层上形成橡皮布硬掩模层。 然后在橡皮布硬掩模层上形成图案化的光致抗蚀剂层。 然后蚀刻，同时采用第一等离子体蚀刻方法结合图案化的光致抗蚀剂层作为第一蚀刻掩模层，橡皮布硬掩模层以形成图案化的硬掩模层。 然后蚀刻，同时采用第二等离子体蚀刻方法结合至少图案化的硬掩模层作为第二蚀刻掩模层，该覆盖氧含氧等离子体可蚀刻层以形成图案化的含氧等离子体可蚀刻层。 第二等离子体蚀刻方法采用第二蚀刻剂气体组合物，其包括：（1）含氧蚀刻剂气体，其在等离子体激活时提供活性氧蚀刻物质; 和（2）三氯化硼。

公开(公告)号：US08367563B2

公开(公告)日：2013-02-05

申请号：US12575280

申请日：2009-10-07

申请人： Matt Yeh ,  Hui Ouyang ,  Da-Yuan Lee ,  Kuang Yuan Hsu ,  Hun-Jan Tao ,  Xiong-Fei Yu

发明人： Matt Yeh ,  Hui Ouyang ,  Da-Yuan Lee ,  Kuang Yuan Hsu ,  Hun-Jan Tao ,  Xiong-Fei Yu

IPC分类号： H01L21/3205

CPC分类号： H01L29/401 ,  H01L21/823828 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/66545

摘要： A method for fabricating a semiconductor device is disclosed. In one embodiment, the method may include providing a substrate; forming a gate structure including a first dummy gate over the substrate; removing the first dummy gate from the gate structure to form a trench; forming an interfacial layer, high-k dielectric layer, and capping layer to partially fill in the trench; forming a second dummy gate over the capping layer, wherein the second dummy gate fills the trench; and replacing the second dummy gate with a metal gate. In one embodiment, the method may include providing a substrate; forming an interfacial layer over the substrate; forming a high-k dielectric layer over the interfacial layer; forming an etch stop layer over the high-k dielectric layer; forming a capping layer including a low thermal budget silicon over the etch stop layer; forming a dummy gate layer over the capping layer; forming a gate structure; and performing a gate replacement process.

摘要翻译： 公开了一种制造半导体器件的方法。 在一个实施例中，该方法可以包括提供衬底; 在所述衬底上形成包括第一虚拟栅极的栅极结构; 从栅极结构去除第一伪栅极以形成沟槽; 形成界面层，高k电介质层和覆盖层以部分地填充在沟槽中; 在所述覆盖层上形成第二虚拟栅极，其中所述第二伪栅极填充所述沟槽; 并用金属栅极替换第二虚拟栅极。 在一个实施例中，该方法可以包括提供衬底; 在衬底上形成界面层; 在界面层上形成高k电介质层; 在所述高k电介质层上形成蚀刻停止层; 在所述蚀刻停止层上形成包括低热预算硅的覆盖层; 在覆盖层上形成虚拟栅极层; 形成栅极结构; 并进行门更换处理。

公开(公告)号：US08299508B2

公开(公告)日：2012-10-30

申请号：US12757517

申请日：2010-04-09

申请人： Bor Chiuan Hsieh ,  Han-Ping Chung ,  Chih-Hsin Ko ,  Bor-Wen Chan ,  Hun-Jan Tao

发明人： Bor Chiuan Hsieh ,  Han-Ping Chung ,  Chih-Hsin Ko ,  Bor-Wen Chan ,  Hun-Jan Tao

IPC分类号： H01L29/78 ,  H01L21/8234 ,  H01L21/8238

CPC分类号： H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： A semiconductor device includes a substrate having shallow trench isolation and source/drain regions located therein, a gate stack located on the substrate between the source/drain regions, a first gate spacer on the sidewall of the gate stack, and a second gate spacer on the sidewall of the first gate spacer.

摘要翻译： 半导体器件包括具有浅沟槽隔离和位于其中的源极/漏极区的衬底，位于源极/漏极区之间的衬底上的栅极堆叠，栅极堆叠的侧壁上的第一栅极间隔物和位于栅极堆叠的侧壁上的第二栅极间隔 第一栅极间隔物的侧壁。

公开(公告)号：US20110159678A1

公开(公告)日：2011-06-30

申请号：US12649555

申请日：2009-12-30

申请人： Kuang-Yuan Hsu ,  Da-Yuan Lee ,  Wei-Yang Lee ,  Hun-Jan Tao

发明人： Kuang-Yuan Hsu ,  Da-Yuan Lee ,  Wei-Yang Lee ,  Hun-Jan Tao

IPC分类号： H01L21/8234

CPC分类号： H01L21/823857 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823842 ,  H01L29/513 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for fabricating an integrated circuit device is disclosed. An exemplary method can include providing a substrate having a first region, a second region, and a third region; and forming a first gate structure in the first region, a second gate structure in the second region, and a third gate structure in the third region, wherein the first, second, and third gate structures include a gate dielectric layer, the gate dielectric layer being a first thickness in the first gate structure, a second thickness in the second gate structure, and a third thickness in the third gate structure. Forming the gate dielectric layer of the first, second, and third thicknesses can include forming an etching barrier layer over the gate dielectric layer in at least one of the first, second, or third regions while forming the first, second, and third gate structures, and/or prior to forming the gate dielectric layer in at least one of the first, second, or third regions, performing an implantation process on the at least one region.

摘要翻译： 公开了一种用于制造集成电路器件的方法。 示例性方法可以包括提供具有第一区域，第二区域和第三区域的衬底; 以及在所述第一区域中形成第一栅极结构，在所述第二区域中形成第二栅极结构，以及在所述第三区域中形成第三栅极结构，其中所述第一，第二和第三栅极结构包括栅极介电层，所述栅极介电层 是第一栅极结构中的第一厚度，第二栅极结构中的第二厚度，以及第三栅极结构中的第三厚度。 形成第一，第二和第三厚度的栅介质层可以包括在形成第一，第二和第三栅极结构的至少一个第一，第二或第三区域中的栅极电介质层上方形成蚀刻阻挡层 ，和/或在第一，第二或第三区域中的至少一个中形成栅介质层之前，在至少一个区域上执行注入工艺。

公开(公告)号：US07824990B2

公开(公告)日：2010-11-02

申请号：US11328933

申请日：2006-01-10

申请人： Vincent S. Chang ,  Fong-Yu Yen ,  Peng-Soon Lim ,  Jin Ying ,  Hun-Jan Tao

发明人： Vincent S. Chang ,  Fong-Yu Yen ,  Peng-Soon Lim ,  Jin Ying ,  Hun-Jan Tao

IPC分类号： H01L21/336 ,  H01L21/31

CPC分类号： H01L21/02175 ,  H01L21/0228 ,  H01L21/02337 ,  H01L21/28079 ,  H01L21/28194 ,  H01L21/3141 ,  H01L21/31645 ,  H01L29/1054 ,  H01L29/4958 ,  H01L29/517 ,  H01L29/518 ,  H01L29/6659 ,  H01L29/7833

摘要： A semiconductor structure having a high-k dielectric and its method of manufacture is provided. A method includes forming a first dielectric layer over the substrate, a metal layer over the first dielectric layer, and a second dielectric layer over the metal layer. A method further includes annealing the substrate in an oxidizing ambient until the three layers form a homogenous high-k dielectric layer. Forming the first and second dielectric layers comprises a non-plasma deposition process such atomic layer deposition (ALD), or chemical vapor deposition (CVD). A semiconductor device having a high-k dielectric comprises an amorphous high-k dielectric layer, wherein the amorphous high-k dielectric layer comprises a first oxidized metal and a second oxidized metal. The atomic ratios of all oxidized metals are substantially uniformly within the amorphous high-k dielectric layer.

摘要翻译： 提供具有高k电介质的半导体结构及其制造方法。 一种方法包括在衬底上形成第一介电层，在第一介电层上形成金属层，在金属层上方形成第二电介质层。 一种方法还包括在氧化环境中退火衬底，直到三层形成均匀的高k电介质层。 形成第一和第二电介质层包括诸如原子层沉积（ALD）或化学气相沉积（CVD）的非等离子体沉积工艺。 具有高k电介质的半导体器件包括非晶高k电介质层，其中非晶高k电介质层包括第一氧化金属和第二氧化金属。 所有氧化金属的原子比在非晶高k电介质层内基本均匀。

公开(公告)号：US20100270627A1

公开(公告)日：2010-10-28

申请号：US12428011

申请日：2009-04-22

申请人： Hong-Dyi Chang ,  Pei-Chao Su ,  Kong-Beng Thei ,  Hun-Jan Tao ,  Harry Hak-Lay Chuang

发明人： Hong-Dyi Chang ,  Pei-Chao Su ,  Kong-Beng Thei ,  Hun-Jan Tao ,  Harry Hak-Lay Chuang

IPC分类号： H01L29/78 ,  H01L21/28

CPC分类号： H01L29/78 ,  H01L21/28247 ,  H01L21/823828 ,  H01L21/823871 ,  H01L23/485 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for fabricating a semiconductor device is disclosed. The method includes providing a substrate; forming at least one gate structure over the substrate; forming a plurality of doped regions in the substrate; forming an etch stop layer over the substrate; removing a first portion of the etch stop layer, wherein a second portion of the etch stop layer remains over the plurality of doped regions; forming a hard mask layer over the substrate; removing a first portion of the hard mask layer, wherein a second portion of the hard mask layer remains over the at least one gate structure; and forming a first contact through the second portion of the hard mask layer to the at least one gate structure, and a second contact through the second portion of the etch stop layer to the plurality of doped regions.

摘要翻译： 公开了一种制造半导体器件的方法。 该方法包括提供基板; 在所述衬底上形成至少一个栅极结构; 在所述衬底中形成多个掺杂区域; 在衬底上形成蚀刻停止层; 去除所述蚀刻停止层的第一部分，其中所述蚀刻停止层的第二部分保留在所述多个掺杂区域上; 在衬底上形成硬掩模层; 去除所述硬掩模层的第一部分，其中所述硬掩模层的第二部分保留在所述至少一个栅极结构上; 以及通过所述硬掩模层的所述第二部分形成到所述至少一个栅极结构的第一接触，以及通过所述蚀刻停止层的所述第二部分到所述多个掺杂区域的第二接触。

公开(公告)号：US07598176B2

公开(公告)日：2009-10-06

申请号：US10949128

申请日：2004-09-23

申请人： Jang-Shiang Tsai ,  Yi-Nien Su ,  Chung-Chi Ko ,  Jyu-Horng Shieh ,  Peng-Fu Hsu ,  Hun-Jan Tao

发明人： Jang-Shiang Tsai ,  Yi-Nien Su ,  Chung-Chi Ko ,  Jyu-Horng Shieh ,  Peng-Fu Hsu ,  Hun-Jan Tao

IPC分类号： H01L21/311

CPC分类号： H01L21/02063 ,  G03F7/427 ,  Y10S438/958

摘要： A plasma processing operation uses a gas mixture of N2 and H2 to both remove a photoresist film and treat a low-k dielectric material. The plasma processing operation prevents degradation of the low-k material by forming a protective layer on the low-k dielectric material. Carbon from the photoresist layer is activated and caused to complex with the low-k dielectric, maintaining a suitably high carbon content and a suitably low dielectric constant. The plasma processing operation uses a gas mixture with H2 constituting at least 10%, by volume, of the gas mixture.

摘要翻译： 等离子体处理操作使用N 2和H 2的气体混合物来去除光致抗蚀剂膜并处理低k电介质材料。 等离子体处理操作通过在低k电介质材料上形成保护层来防止低k材料的劣化。 来自光致抗蚀剂层的碳被激活并与低k电介质复合，保持适当高的碳含量和合适的低介电常数。 等离子体处理操作使用具有构成气体混合物的至少10体积％的H 2的气体混合物。