公开(公告)号：US07144783B2

公开(公告)日：2006-12-05

申请号：US10835791

申请日：2004-04-30

申请人： Suman Datta ,  Justin K. Brask ,  Jack Kavalieros ,  Mark L. Doczy ,  Matthew Metz ,  Robert S. Chau

发明人： Suman Datta ,  Justin K. Brask ,  Jack Kavalieros ,  Mark L. Doczy ,  Matthew Metz ,  Robert S. Chau

IPC分类号： H01L21/336 ,  H01L21/4763

CPC分类号： H01L29/4983 ,  H01L21/28079 ,  H01L21/28114 ,  H01L21/28194 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/42376 ,  H01L29/495 ,  H01L29/4958 ,  H01L29/51 ,  H01L29/66545 ,  H01L29/66606

摘要： In a metal gate replacement process, a cup-shaped gate metal oxide dielectric may have vertical portions that may be exposed to a reduction reaction. As a result of the reduction reaction, the vertical portions may be converted to metal, which adds to the existing gate electrode. In some cases, removing the vertical dielectric portions reduces fringe capacitance and may also advantageously slightly increased underdiffusion without adding heat, in some embodiments.

摘要翻译： 在金属栅极更换工艺中，杯状栅极金属氧化物电介质可以具有可能暴露于还原反应的垂直部分。 作为还原反应的结果，垂直部分可以转化为金属，这增加了现有的栅电极。 在一些实施例中，在一些实施例中，去除垂直电介质部分减少了边缘电容，并且还可以有利地稍微增加向下扩散而不加热。

公开(公告)号：US07084038B2

公开(公告)日：2006-08-01

申请号：US11210220

申请日：2005-08-22

申请人： Mark L. Doczy ,  Gilbert Dewey ,  Suman Datta ,  Sangwoo Pae ,  Justin K. Brask ,  Jack Kavalieros ,  Matthew V. Metz ,  Adrian B. Sherrill ,  Markus Kuhn ,  Robert S. Chau

发明人： Mark L. Doczy ,  Gilbert Dewey ,  Suman Datta ,  Sangwoo Pae ,  Justin K. Brask ,  Jack Kavalieros ,  Matthew V. Metz ,  Adrian B. Sherrill ,  Markus Kuhn ,  Robert S. Chau

IPC分类号： H01L21/336

CPC分类号： H01L21/0214 ,  H01L21/02142 ,  H01L21/02175 ,  H01L21/022 ,  H01L21/28176 ,  H01L21/28194 ,  H01L21/3144 ,  H01L21/31691 ,  H01L28/56 ,  H01L29/517 ,  H01L29/518

摘要： A method for making a semiconductor device is described. That method comprises forming an oxide layer on a substrate, and forming a high-k dielectric layer on the oxide layer. The oxide layer and the high-k dielectric layer are then annealed at a sufficient temperature for a sufficient time to generate a gate dielectric with a graded dielectric constant.

摘要翻译： 描述制造半导体器件的方法。 该方法包括在衬底上形成氧化物层，并在氧化物层上形成高k电介质层。 然后将氧化物层和高k电介质层在足够的温度下退火足够的时间以产生具有渐变介电常数的栅极电介质。

公开(公告)号：US07078160B2

公开(公告)日：2006-07-18

申请号：US10607955

申请日：2003-06-26

申请人： Justin K. Brask ,  Bruce A. Block ,  Uday Shah

发明人： Justin K. Brask ,  Bruce A. Block ,  Uday Shah

IPC分类号： G03F7/00

CPC分类号： H01L31/1808 ,  H01L21/02071 ,  H01L21/306 ,  H01L21/31144 ,  Y02E10/50

摘要： A method of protecting a sensitive layer from harsh chemistries. The method includes forming a first sensitive layer, forming a second layer upon the first layer, then forming a third layer over the second layer. The third layer is utilized as a mask during patterning of the second layer. During patterning, however, the second layer is only partially etched, thus leaving a buffer layer overlying the first layer. The third layer is completely removed while the buffer layer protects the first layer from the harsh chemicals that are utilized to remove the third layer. Then, the buffer layer is carefully removed down to the surface of the first layer.

摘要翻译： 保护敏感层免受恶劣化学物质的影响。 该方法包括形成第一敏感层，在第一层上形成第二层，然后在第二层上形成第三层。 在第二层的图案化期间，第三层用作掩模。 然而，在图案化期间，第二层仅被部分蚀刻，因此留下覆盖在第一层上的缓冲层。 第三层被完全去除，而缓冲层保护第一层免受用于去除第三层的苛刻化学物质。 然后，将缓冲层小心地移除到第一层的表面。

公开(公告)号：US06953719B2

公开(公告)日：2005-10-11

申请号：US10851360

申请日：2004-05-20

申请人： Mark Doczy ,  Justin K. Brask ,  Steven J. Keating ,  Chris E. Barns ,  Brian S. Doyle ,  Michael L. McSwiney ,  Jack T. Kavalieros ,  John P. Barnak

发明人： Mark Doczy ,  Justin K. Brask ,  Steven J. Keating ,  Chris E. Barns ,  Brian S. Doyle ,  Michael L. McSwiney ,  Jack T. Kavalieros ,  John P. Barnak

IPC分类号： H01L21/3213 ,  H01L21/336 ,  H01L21/8238 ,  H01L29/49 ,  H01L29/78 ,  H01L21/3205 ,  H01L21/4763

CPC分类号： H01L29/66545 ,  H01L21/32134 ,  H01L21/32137 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/7833 ,  Y10S438/926

摘要： At least a p-type and n-type semiconductor device deposited upon a semiconductor wafer containing metal or metal alloy gates. More particularly, a complementary metal-oxide-semiconductor (CMOS) device is formed on a semiconductor wafer having n-type and p-type metal gates.

公开(公告)号：US06893927B1

公开(公告)日：2005-05-17

申请号：US10805880

申请日：2004-03-22

申请人： Uday Shah ,  Mark L. Doczy ,  Justin K. Brask ,  Jack Kavalieros ,  Matthew V. Metz ,  Robert S. Chau

发明人： Uday Shah ,  Mark L. Doczy ,  Justin K. Brask ,  Jack Kavalieros ,  Matthew V. Metz ,  Robert S. Chau

IPC分类号： H01L21/336 ,  H01L21/8234 ,  H01L29/49

CPC分类号： H01L29/513 ,  H01L21/82345 ,  H01L21/823468 ,  H01L29/4966 ,  H01L29/517

摘要： A method for making a semiconductor device is described. In that method, a metal layer is formed on a dielectric layer, which is formed on a substrate. After forming a masking layer on the metal layer, the sides of the masking layer are lined with a sacrificial layer.

摘要翻译： 描述制造半导体器件的方法。 在该方法中，在形成在基板上的电介质层上形成金属层。 在金属层上形成掩模层之后，掩模层的侧面衬有牺牲层。

公开(公告)号：US06855639B1

公开(公告)日：2005-02-15

申请号：US10632470

申请日：2003-08-01

申请人： Justin K. Brask ,  Mark L. Doczy ,  Matthew V. Metz ,  John Barnak ,  Paul R. Markworth

发明人： Justin K. Brask ,  Mark L. Doczy ,  Matthew V. Metz ,  John Barnak ,  Paul R. Markworth

IPC分类号： H01L21/3063 ,  H01L21/28 ,  H01L21/311 ,  H01L21/302 ,  H01L21/461

CPC分类号： H01L21/28123 ,  H01L21/31111

摘要： A high-K thin film patterning solution is disclosed to address structural and process limitations of conventional patterning techniques. Subsequent to formation of gate structures adjacent a high-K dielectric layer, a portion of the high-K dielectric layer material is reduced, preferably via exposure to hydrogen gas, to form a reduced portion of the high-K dielectric layer. The reduced portion may be selectively removed utilizing wet etch chemistries to leave behind a trench of desirable geometric properties.

摘要翻译： 公开了一种高K薄膜图形解决方案，以解决常规图案化技术的结构和工艺限制。 在与高K电介质层相邻形成栅极结构之后，优选通过暴露于氢气来降低高K电介质层材料的一部分，以形成高K电介质层的减少的部分。 可以使用湿蚀刻化学物质选择性地去除还原部分，以留下所需几何性质的沟槽。

公开(公告)号：US06743740B2

公开(公告)日：2004-06-01

申请号：US10273474

申请日：2002-10-18

申请人： Justin K. Brask

发明人： Justin K. Brask

IPC分类号： H01L21477

CPC分类号： H01L21/268 ,  H01L21/76838

摘要： A laser-assisted direct imprint process enables direct transfer of patterns on a contact mold to molten semiconductor material. During the pattern transfer, sonic energy may be applied to improve the efficacy of the pattern transfer.

摘要翻译： 激光辅助直接压印工艺能够将接触模具上的图案直接转印到熔融半导体材料上。 在图案转移期间，可以应用声能以改善图案转印的功效。

公开(公告)号：US20140291615A1

公开(公告)日：2014-10-02

申请号：US14302371

申请日：2014-06-11

申请人： Suman Datta ,  Mantu K. Hudait ,  Mark L. Doczy ,  Jack T. Kavalieros ,  Majumdar Amian ,  Justin K. Brask ,  Been-Yih Jin ,  Matthew V. Metz ,  Robert S. Chau

发明人： Suman Datta ,  Mantu K. Hudait ,  Mark L. Doczy ,  Jack T. Kavalieros ,  Majumdar Amian ,  Justin K. Brask ,  Been-Yih Jin ,  Matthew V. Metz ,  Robert S. Chau

IPC分类号： H01L27/092 ,  H01L29/15

CPC分类号： H01L29/7784 ,  H01L21/02178 ,  H01L21/02381 ,  H01L21/02546 ,  H01L21/823807 ,  H01L21/823885 ,  H01L21/8252 ,  H01L27/0605 ,  H01L27/092 ,  H01L29/1054 ,  H01L29/122 ,  H01L29/15 ,  H01L29/157 ,  H01L29/205 ,  H01L29/41783 ,  H01L29/42364 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/7783

摘要： A CMOS device includes a PMOS transistor with a first quantum well structure and an NMOS device with a second quantum well structure. The PMOS and NMOS transistors are formed on a substrate.

摘要翻译： CMOS器件包括具有第一量子阱结构的PMOS晶体管和具有第二量子阱结构的NMOS器件。 PMOS和NMOS晶体管形成在衬底上。

公开(公告)号：US20140239358A1

公开(公告)日：2014-08-28

申请号：US14273373

申请日：2014-05-08

申请人： Uday Shah ,  Brian S. Doyle ,  Justin K. Brask ,  Robert S. Chau ,  Thomas A. Letson

发明人： Uday Shah ,  Brian S. Doyle ,  Justin K. Brask ,  Robert S. Chau ,  Thomas A. Letson

IPC分类号： H01L29/78

CPC分类号： H01L29/42384 ,  H01L21/823431 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/66818 ,  H01L29/785 ,  H01L29/7853 ,  H01L29/7854 ,  H01L29/7856 ,  H01L2924/13067 ,  Y10S438/978

摘要： A nonplanar semiconductor device having a semiconductor body formed on an insulating layer of a substrate. The semiconductor body has a top surface opposite a bottom surface formed on the insulating layer and a pair of laterally opposite sidewalls wherein the distance between the laterally opposite sidewalls at the top surface is greater than at the bottom surface. A gate dielectric layer is formed on the top surface of the semiconductor body and on the sidewalls of the semiconductor body. A gate electrode is formed on the gate dielectric layer on the top surface and sidewalls of the semiconductor body. A pair of source/drain regions are formed in the semiconductor body on opposite sides of the gate electrode.

摘要翻译： 具有形成在基板的绝缘层上的半导体本体的非平面半导体器件。 半导体本体具有与形成在绝缘层上的底表面相对的顶表面和一对横向相对的侧壁，其中在顶表面处的横向相对侧壁之间的距离大于底表面处的距离。 栅电介质层形成在半导体本体的顶表面和半导体本体的侧壁上。 栅极电极形成在半导体本体的顶表面和侧壁上的栅介质层上。 在栅电极的相对侧的半导体本体中形成一对源极/漏极区域。

公开(公告)号：US08816394B2

公开(公告)日：2014-08-26

申请号：US14137804

申请日：2013-12-20

申请人： Robert S. Chau ,  Suman Datta ,  Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Matthew Metz

发明人： Robert S. Chau ,  Suman Datta ,  Jack Kavalieros ,  Justin K. Brask ,  Mark L. Doczy ,  Matthew Metz

IPC分类号： H01L29/66

CPC分类号： H01L29/7848 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/16 ,  H01L29/20 ,  H01L29/201 ,  H01L29/207 ,  H01L29/267 ,  H01L29/41783 ,  H01L29/4236 ,  H01L29/452 ,  H01L29/517 ,  H01L29/66522 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/7827 ,  H01L29/7836 ,  H01L29/785 ,  H01L29/78603 ,  H01L29/78618 ,  H01L29/78681

摘要： A transistor having a narrow bandgap semiconductor source/drain region is described. The transistor includes a gate electrode formed on a gate dielectric layer formed on a silicon layer. A pair of source/drain regions are formed on opposite sides of the gate electrode wherein said pair of source/drain regions comprise a narrow bandgap semiconductor film formed in the silicon layer on opposite sides of the gate electrode.

摘要翻译： 描述具有窄带隙半导体源极/漏极区域的晶体管。 晶体管包括形成在形成于硅层上的栅介质层上的栅电极。 一对源极/漏极区域形成在栅电极的相对侧上，其中所述一对源极/漏极区域包括形成在栅电极的相对侧上的硅层中的窄带隙半导体膜。