公开(公告)号：US08580676B2

公开(公告)日：2013-11-12

申请号：US13361486

申请日：2012-01-30

申请人： Hong Chang ,  John Chen ,  Limin Weng ,  Wenjun Li

发明人： Hong Chang ,  John Chen ,  Limin Weng ,  Wenjun Li

IPC分类号： H01L21/4763

CPC分类号： H01L29/7813 ,  H01L29/41766 ,  H01L29/47 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/782 ,  H01L2924/0002 ,  Y10S257/905 ,  H01L2924/00

摘要： A semiconductor device formed on a semiconductor substrate may include a component formed in a contact trench located in an active cell region. The component may comprise a barrier metal deposited on a bottom and portions of sidewalls of the contact trench and a tungsten plug deposited in a remaining portion of the contact trench. The barrier metal may comprise first and second metal layers. The first metal layer may be proximate to the sidewall and the bottom of the contact trench. The first metal layer may include a nitride. The second metal layer may be between the first metal layer and the tungsten plug and between the tungsten plug and the sidewall. The second metal layer covers portions of the sidewalls of not covered by the first metal layer.

摘要翻译： 形成在半导体衬底上的半导体器件可以包括形成在位于活性单元区域中的接触沟槽中的部件。 该部件可以包括沉积在接触沟槽的底部和侧壁的一部分上的阻挡金属和沉积在接触沟槽的剩余部分中的钨丝塞。 阻挡金属可以包括第一和第二金属层。 第一金属层可以靠近接触沟槽的侧壁和底部。 第一金属层可以包括氮化物。 第二金属层可以在第一金属层和钨插塞之间以及钨插塞和侧壁之间。 第二金属层覆盖未被第一金属层覆盖的侧壁的部分。

公开(公告)号：US08502302B2

公开(公告)日：2013-08-06

申请号：US13098852

申请日：2011-05-02

申请人： Yi Su ,  Daniel Ng ,  Anup Bhalla ,  Hong Chang ,  Jongoh Kim ,  John Chen

发明人： Yi Su ,  Daniel Ng ,  Anup Bhalla ,  Hong Chang ,  Jongoh Kim ,  John Chen

IPC分类号： H01L27/06 ,  H01L21/336

CPC分类号： H01L29/7801 ,  H01L21/26586 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/0891 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/47 ,  H01L29/4933 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/78 ,  H01L29/7806 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/782 ,  H01L29/872

摘要： A semiconductor device includes a plurality of trenches including active gate trenches in an active area and gate runner/termination trenches and shield electrode pickup trenches in a termination area outside the active area. The gate runner/termination trenches include one or more trenches that define a mesa located outside an active area. A first conductive region is formed in the plurality of trenches. An intermediate dielectric region and termination protection region are formed in the trenches that define the mesa. A second conductive region is formed in the portion of the trenches that define the mesa. The second conductive region is electrically isolated from the first conductive region by the intermediate dielectric region. A first electrical contact is made to the second conductive regions and a second electrical contact to the first conductive region in the shield electrode pickup trenches. One or more Schottky diodes are formed within the mesa.

摘要翻译： 半导体器件包括多个沟槽，包括有源区域中的有源栅极沟槽和栅极流道/终止沟槽以及在有源区域外部的终止区域中的屏蔽电极拾取沟槽。 栅极流道/终止沟槽包括限定位于有源区域之外的台面的一个或多个沟槽。 在多个沟槽中形成第一导电区域。 在限定台面的沟槽中形成中间介质区域和端接保护区域。 在限定台面的沟槽部分中形成第二导电区域。 第二导电区域通过中间介电区域与第一导电区域电隔离。 对第二导电区域进行第一电接触，并且在屏蔽电极拾取沟槽中对第一导电区域进行第二电接触。 在台面内形成一个或多个肖特基二极管。

公开(公告)号：US08476676B2

公开(公告)日：2013-07-02

申请号：US13010427

申请日：2011-01-20

申请人： Hong Chang ,  John Chen

发明人： Hong Chang ,  John Chen

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7393 ,  H01L27/0259 ,  H01L29/7827

摘要： A semiconductor device and its method of fabrication are described. A trench formed in a semiconductor substrate is partially filling said trench with a semiconductor material that lines a bottom and sides of the trench, leaving a gap in a middle of the trench running lengthwise along the trench. A first portion of the semiconductor material located below the gap is doped with dopants of a first conductivity type. The gap is filled with a dielectric material. Second portions of the semiconductor material located on the sides of the trench on both sides of the dielectric material are doped with dopants of a second conductivity type. The doping forms a P-N-P or N-P-N structure running lengthwise along the trench with differently doped regions located side by side across a width of the trench.

摘要翻译： 描述半导体器件及其制造方法。 形成在半导体衬底中的沟槽部分地填充所述沟槽，其中半导体材料对沟槽的底部和侧面进行排列，在沟槽的中间留下间隙，沿沟槽沿纵向延伸。 位于间隙下方的半导体材料的第一部分掺杂有第一导电类型的掺杂剂。 间隙填充有电介质材料。 位于电介质材料两侧的沟槽侧面的半导体材料的第二部分掺杂有第二导电类型的掺杂剂。 掺杂形成沿着沟槽纵向延伸的P-N-P或N-P-N结构，其中不同的掺杂区域跨越沟槽的宽度并排设置。

公开(公告)号：US20130075808A1

公开(公告)日：2013-03-28

申请号：US13241126

申请日：2011-09-22

申请人： Daniel Calafut ,  Yi Su ,  Jongoh Kim ,  Hong Chang ,  Hamza Yilmaz ,  Daniel S. Ng

发明人： Daniel Calafut ,  Yi Su ,  Jongoh Kim ,  Hong Chang ,  Hamza Yilmaz ,  Daniel S. Ng

IPC分类号： H01L29/872 ,  H01L27/06

CPC分类号： H01L29/7813 ,  H01L21/823487 ,  H01L27/06 ,  H01L27/0629 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/456 ,  H01L29/47 ,  H01L29/66143 ,  H01L29/7806 ,  H01L29/872

摘要： A Schottky diode includes a semiconductor layer formed on a semiconductor substrate; first and second trenches formed in the semiconductor layer where the first and second trenches are lined with a thin dielectric layer and being filled partially with a trench conductor layer and remaining portions of the first and second trenches are filled with a first dielectric layer; and a Schottky metal layer formed on a top surface of the semiconductor layer between the first trench and the second trench. The Schottky diode is formed with the Schottky metal layer as the anode and the semiconductor layer between the first and second trenches as the cathode. The trench conductor layer in each of the first and second trenches is electrically connected to the anode of the Schottky diode. In one embodiment, the Schottky diode is formed integrated with a trench field effect transistor on the same semiconductor substrate.

摘要翻译： 肖特基二极管包括形成在半导体衬底上的半导体层; 第一和第二沟槽形成在半导体层中，其中第一和第二沟槽衬有薄介电层，并部分地填充有沟槽导体层，并且第一和第二沟槽的剩余部分填充有第一介电层; 以及形成在所述第一沟槽和所述第二沟槽之间的所述半导体层的顶表面上的肖特金属层。 肖特基二极管由肖特基金属层作为阳极形成，第一和第二沟槽之间的半导体层作为阴极形成。 第一和第二沟槽中的每一个中的沟槽导体层电连接到肖特基二极管的阳极。 在一个实施例中，肖特基二极管与同一半导体衬底上的沟槽场效应晶体管集成。

公开(公告)号：US08299494B2

公开(公告)日：2012-10-30

申请号：US12484170

申请日：2009-06-12

申请人： Hamza Yilmaz ,  Xiaobin Wang ,  Anup Bhalla ,  John Chen ,  Hong Chang

发明人： Hamza Yilmaz ,  Xiaobin Wang ,  Anup Bhalla ,  John Chen ,  Hong Chang

IPC分类号： H01L29/74 ,  H01L31/111 ,  H01L29/76 ,  H01L29/94 ,  H01L31/062

CPC分类号： H01L29/0886 ,  H01L21/26586 ,  H01L27/0623 ,  H01L27/0629 ,  H01L27/0664 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0638 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0676 ,  H01L29/0688 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0865 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/365 ,  H01L29/402 ,  H01L29/404 ,  H01L29/41741 ,  H01L29/41775 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/66136 ,  H01L29/66143 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7803 ,  H01L29/7806 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/861 ,  H01L29/8613 ,  H01L29/872 ,  H01L29/8725

摘要： A semiconductor device includes a first semiconductor layer and a second semiconductor layer of opposite conductivity type, a first epitaxial layer of the first conductivity type formed on sidewalls of the trenches, and a second epitaxial layer of the second conductivity type formed on the first epitaxial layer where the second epitaxial layer is electrically connected to the second semiconductor layer. The first epitaxial layer and the second epitaxial layer form parallel doped regions along the sidewalls of the trenches, each having uniform doping concentration. The second epitaxial layer has a first thickness and a first doping concentration and the first epitaxial layer and a mesa of the first semiconductor layer together having a second thickness and a second average doping concentration where the first and second thicknesses and the first doping concentration and second average doping concentrations are selected to achieve charge balance in operation.

摘要翻译： 半导体器件包括第一半导体层和相反导电类型的第二半导体层，形成在沟槽的侧壁上的第一导电类型的第一外延层和形成在第一外延层上的第二导电类型的第二外延层 其中第二外延层电连接到第二半导体层。 第一外延层和第二外延层沿着沟槽的侧壁形成平行的掺杂区域，每个具有均匀的掺杂浓度。 第二外延层具有第一厚度和第一掺杂浓度，第一外延层和第一半导体层的台面一起具有第二厚度和第二平均掺杂浓度，其中第一和第二厚度和第一掺杂浓度和第二掺杂浓度 选择平均掺杂浓度以在操作中实现电荷平衡。

公开(公告)号：US08236651B2

公开(公告)日：2012-08-07

申请号：US12583192

申请日：2009-08-14

申请人： John Chen ,  Il Kwan Lee ,  Hong Chang ,  Wenjun Li ,  Anup Bhalla ,  Hamza Yilmaz

发明人： John Chen ,  Il Kwan Lee ,  Hong Chang ,  Wenjun Li ,  Anup Bhalla ,  Hamza Yilmaz

IPC分类号： H01L21/8234

CPC分类号： H01L29/7811 ,  H01L21/26586 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7813

摘要： A method for fabricating a semiconductor device includes forming a plurality of trenches, including applying a first mask, forming a first polysilicon region in at least some of the plurality of trenches, forming a inter-polysilicon dielectric region and a termination protection region, including applying a second mask, forming a second polysilicon region in the at least some of the plurality of trenches, forming a first electrical contact to the first polysilicon region and forming a second electrical contact to the second polysilicon region, including applying a third mask, disposing a metal layer, and forming a source metal region and a gate metal region, including applying a fourth mask.

摘要翻译： 一种制造半导体器件的方法包括形成多个沟槽，包括施加第一掩模，在多个沟槽中的至少一些沟槽中形成第一多晶硅区域，形成多晶硅间介质区域和端接保护区域，包括施加 第二掩模，在所述多个沟槽中的所述至少一些沟槽中形成第二多晶硅区域，形成到所述第一多晶硅区域的第一电接触并且形成到所述第二多晶硅区域的第二电接触，包括施加第三掩模， 金属层，并且形成源极金属区域和栅极金属区域，包括施加第四掩模。

公开(公告)号：US08193061B2

公开(公告)日：2012-06-05

申请号：US13066583

申请日：2011-04-18

申请人： Yu Wang ,  Tiesheng Li ,  Sung-Shan Tai ,  Hong Chang

发明人： Yu Wang ,  Tiesheng Li ,  Sung-Shan Tai ,  Hong Chang

IPC分类号： H01L21/336

CPC分类号： H01L29/7813 ,  H01L22/12 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66734 ,  H01L2924/0002 ,  H01L2924/00

摘要： This invention discloses a semiconductor wafer for manufacturing electronic circuit thereon. The semiconductor substrate further includes an etch-back indicator that includes trenches of different sizes having polysilicon filled in the trenches and then completely removed from some of the trenches of greater planar trench dimensions and the polysilicon still remaining in a bottom portion in some of the trenches having smaller planar trench dimensions.

摘要翻译： 本发明公开了一种用于在其上制造电子电路的半导体晶片。 半导体衬底还包括回蚀指示器，其包括不同尺寸的沟槽，其具有填充在沟槽中的多晶硅，然后从更大的平面沟槽尺寸的一些沟槽中完全去除，并且多晶硅仍保留在一些沟槽中的底部 具有较小的平面沟槽尺寸。

公开(公告)号：US08187939B2

公开(公告)日：2012-05-29

申请号：US12565611

申请日：2009-09-23

申请人： Sung-Shan Tai ,  Hamza Yilmaz ,  Anup Bhalla ,  Hong Chang ,  John Chen

发明人： Sung-Shan Tai ,  Hamza Yilmaz ,  Anup Bhalla ,  Hong Chang ,  John Chen

IPC分类号： H01L21/336 ,  H01L29/66

CPC分类号： H01L29/7813 ,  H01L21/26586 ,  H01L29/0869 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

摘要： A semiconductor device and a method for making a semiconductor device are disclosed. A trench mask may be applied to a semiconductor substrate, which is etched to form trenches with three different widths. A first conductive material is formed at the bottom of the trenches. A second conductive material is formed over the first conductive material. An insulator layer separates the first and second conductive materials. A first insulator layer is deposited on top of the trenches. A body layer is formed in a top portion of the substrate. A source is formed in the body layer. A second insulator layer is applied on top of the trenches and the source. A contact mask is applied on top of the second insulator layer. Source and gate contacts are formed through the second insulator layer. Source and gate metal are formed on top of the second insulator layer.

摘要翻译： 公开了半导体器件和制造半导体器件的方法。 可以将沟槽掩模施加到半导体衬底，其被蚀刻以形成具有三个不同宽度的沟槽。 第一导电材料形成在沟槽的底部。 在第一导电材料上形成第二导电材料。 绝缘体层分离第一和第二导电材料。 第一绝缘体层沉积在沟槽的顶部。 主体层形成在基板的顶部。 源体形成在体层中。 第二绝缘体层被施加在沟槽和源的顶部上。 接触掩模施加在第二绝缘体层的顶部。 源极和栅极触点通过第二绝缘体层形成。 源极和栅极金属形成在第二绝缘体层的顶部上。

公开(公告)号：US20120129328A1

公开(公告)日：2012-05-24

申请号：US13361486

申请日：2012-01-30

申请人： Hong Chang ,  John Chen ,  Limin Weng ,  Wenjun Li

发明人： Hong Chang ,  John Chen ,  Limin Weng ,  Wenjun Li

IPC分类号： H01L21/329 ,  H01L21/768

CPC分类号： H01L29/7813 ,  H01L29/41766 ,  H01L29/47 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/782 ,  H01L2924/0002 ,  Y10S257/905 ,  H01L2924/00

摘要： A semiconductor device formed on a semiconductor substrate may include a component formed in a contact trench located in an active cell region. The component may comprise a barrier metal deposited on a bottom and portions of sidewalls of the contact trench and a tungsten plug deposited in a remaining portion of the contact trench. The barrier metal may comprise first and second metal layers. The first metal layer may be proximate to the sidewall and the bottom of the contact trench. The first metal layer may include a nitride. The second metal layer may be between the first metal layer and the tungsten plug and between the tungsten plug and the sidewall. The second metal layer covers portions of the sidewalls of not covered by the first metal layer.

摘要翻译： 形成在半导体衬底上的半导体器件可以包括形成在位于活性单元区域中的接触沟槽中的部件。 该部件可以包括沉积在接触沟槽的底部和侧壁的一部分上的阻挡金属和沉积在接触沟槽的剩余部分中的钨丝塞。 阻挡金属可以包括第一和第二金属层。 第一金属层可以靠近接触沟槽的侧壁和底部。 第一金属层可以包括氮化物。 第二金属层可以在第一金属层和钨插塞之间以及钨插塞和侧壁之间。 第二金属层覆盖未被第一金属层覆盖的侧壁的部分。

公开(公告)号：US20100317158A1

公开(公告)日：2010-12-16

申请号：US12484166

申请日：2009-06-12

申请人： Hamza Yilmaz ,  Xiaobin Wang ,  Anup Bhalla ,  John Chen ,  Hong Chang

发明人： Hamza Yilmaz ,  Xiaobin Wang ,  Anup Bhalla ,  John Chen ,  Hong Chang

IPC分类号： H01L21/336 ,  H01L21/331 ,  H01L21/329

CPC分类号： H01L29/0665 ,  B82Y10/00 ,  H01L29/0692 ,  H01L29/1095 ,  H01L29/6609 ,  H01L29/66143 ,  H01L29/66348 ,  H01L29/66666 ,  H01L29/7397 ,  H01L29/861 ,  H01L29/872

摘要： A method for forming a semiconductor device includes forming a nanotube region using a thin epitaxial layer formed on the sidewall of a trench in the semiconductor body. The thin epitaxial layer has uniform doping concentration. In another embodiment, a first thin epitaxial layer of the same conductivity type as the semiconductor body is formed on the sidewall of a trench in the semiconductor body and a second thin epitaxial layer of the opposite conductivity type is formed on the first epitaxial layer. The first and second epitaxial layers have uniform doping concentration. The thickness and doping concentrations of the first and second epitaxial layers and the semiconductor body are selected to achieve charge balance. In one embodiment, the semiconductor body is a lightly doped P-type substrate. A vertical trench MOSFET, an IGBT, a Schottky diode and a P-N junction diode can be formed using the same N-Epi/P-Epi nanotube structure.

摘要翻译： 形成半导体器件的方法包括：使用形成在半导体本体中的沟槽的侧壁上的薄外延层来形成纳米管区域。 薄的外延层具有均匀的掺杂浓度。 在另一个实施例中，在半导体主体中的沟槽的侧壁上形成与半导体本体相同的导电类型的第一薄外延层，并且在第一外延层上形成相反导电类型的第二薄外延层。 第一和第二外延层具有均匀的掺杂浓度。 选择第一和第二外延层和半导体本体的厚度和掺杂浓度以实现电荷平衡。 在一个实施例中，半导体本体是轻掺杂的P型衬底。 可以使用相同的N-Epi / P-Epi纳米管结构形成垂直沟槽MOSFET，IGBT，肖特基二极管和P-N结二极管。