公开(公告)号：US20070243686A1

公开(公告)日：2007-10-18

申请号：US11308641

申请日：2006-04-17

申请人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Chien-Chung Huang

发明人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Chien-Chung Huang

IPC分类号： H01L21/336

CPC分类号： H01L21/0217 ,  H01L21/0214 ,  H01L21/02167 ,  H01L21/02271 ,  H01L21/3145 ,  H01L21/3185 ,  H01L21/823807 ,  H01L29/7843 ,  H01L29/7845

摘要： A method of forming compressive nitride film is provided. The method includes performing a chemical vapor deposition (CVD) process to form a nitride film on a substrate, and the method is characterized by adding a certain gas, selected from among Ar, N2, Kr, Xe, and mixtures thereof. Due to the addition of the foregoing certain gas, it can reduce the compressive stress, thereby increasing PMOS drive current gain.

摘要翻译： 提供一种形成压缩氮化物膜的方法。 该方法包括进行化学气相沉积（CVD）工艺以在衬底上形成氮化物膜，该方法的特征在于加入选自Ar，N 2，Kr，Xe中的某些气体 ，及其混合物。 由于添加了上述某些气体，可以降低压缩应力，从而增加PMOS驱动电流增益。

公开(公告)号：US20070066022A1

公开(公告)日：2007-03-22

申请号：US11233831

申请日：2005-09-22

申请人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Hsiu-Lien Liao

发明人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Hsiu-Lien Liao

IPC分类号： H01L21/336

CPC分类号： H01L29/7833 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7843

摘要： A method of fabricating a silicon nitride layer is described. First, a substrate is provided. Then, a silicon nitride layer is formed on the substrate. The silicon nitride layer is UV-cured in an atmosphere lower than the standard atmospheric pressure. Through the UV curing treatment, the tensile stress of the silicon nitride layer is increased.

摘要翻译： 描述了制造氮化硅层的方法。 首先，提供基板。 然后，在基板上形成氮化硅层。 氮化硅层在低于标准大气压的气氛中UV固化。 通过UV固化处理，氮化硅层的拉伸应力增加。

公开(公告)号：US20060199305A1

公开(公告)日：2006-09-07

申请号：US11164488

申请日：2005-11-24

申请人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Chien-Chung Huang ,  Tsai-Fu Chen ,  Wen-Han Hung

发明人： Neng-Kuo Chen ,  Teng-Chun Tsai ,  Chien-Chung Huang ,  Tsai-Fu Chen ,  Wen-Han Hung

IPC分类号： H01L21/00 ,  H01L21/31

CPC分类号： H01L21/0217 ,  C23C16/345 ,  C23C16/56 ,  H01L21/02274 ,  H01L21/02348 ,  H01L21/3185 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843

摘要： A method for fabricating an ultra-high tensile-stressed nitride film is disclosed. A PECVD process is first performed to deposit a transitional silicon nitride film over a substrate. The transitional silicon nitride film has a first concentration of hydrogen atoms. The transitional silicon nitride film is subjected to UV curing process for reducing the first concentration of hydrogen atoms to a second concentration of hydrogen atoms.

摘要翻译： 公开了一种用于制造超高拉伸应力氮化物膜的方法。 首先执行PECVD处理以在衬底上沉积过渡氮化硅膜。 过渡氮化硅膜具有第一浓度的氢原子。 将过渡氮化硅膜进行UV固化，将氢原子的第一浓度降低至第二浓度的氢原子。

公开(公告)号：US06989337B2

公开(公告)日：2006-01-24

申请号：US10605478

申请日：2003-10-02

申请人： Hsiu-Chuan Chu ,  Chih-An Huang ,  Teng-Chun Tsai ,  Neng-Kuo Chen

发明人： Hsiu-Chuan Chu ,  Chih-An Huang ,  Teng-Chun Tsai ,  Neng-Kuo Chen

IPC分类号： H01L21/31

CPC分类号： H01L21/76224

摘要： A silicon oxide gap-filling process is described, wherein a CVD process having an etching effect is performed to fill up a trench with silicon oxide. The reaction gases used in the CVD process include deposition gases and He/H2 mixed gas as a sputtering-etching gas, wherein the percentage of the He/H2 mixed gas in the total reaction gases is raised with the increase of the aspect ratio of the trench.

摘要翻译： 描述了氧化硅间隙填充工艺，其中执行具有蚀刻效果的CVD工艺以用氧化硅填充沟槽。 在CVD工艺中使用的反应气体包括作为溅射蚀刻气体的沉积气体和He / H 2 H 2混合气体，其中He / H 2 H 2混合气体的百分比 在总反应中随着沟槽纵横比的增加气体的升高。

公开(公告)号：US06913978B1

公开(公告)日：2005-07-05

申请号：US10788183

申请日：2004-02-25

申请人： Neng-Kuo Chen ,  Hsiu-Chuan Chu ,  Chih-An Huang ,  Hsiao-Ling Lu ,  Teng-Chun Tsai

发明人： Neng-Kuo Chen ,  Hsiu-Chuan Chu ,  Chih-An Huang ,  Hsiao-Ling Lu ,  Teng-Chun Tsai

IPC分类号： H01L21/336 ,  H01L21/762

CPC分类号： H01L21/76235 ,  H01L21/76232

摘要： A method of fabricating a shallow trench isolation structure is disclosed. On a substrate, a pad oxide layer and a mask layer are successively formed. The pad oxide layer, the mask layer and a portion of the substrate are patterned to form a trench. After performing a rapid wet thermal process, a liner layer is formed on the exposed surface of the substrate, including the exposed silicon surface of the substrate in the trench and sidewalls and the surface of the mask layer. An oxide layer is deposited over the trench and the substrate and fills the trench. A planarization process is performed until the mask layer is exposed. The mask layer and the pad oxide layer are removed to complete the shallow trench isolation structure.

摘要翻译： 公开了一种制造浅沟槽隔离结构的方法。 在衬底上，依次形成衬垫氧化物层和掩模层。 衬垫氧化物层，掩模层和衬底的一部分被图案化以形成沟槽。 在进行快速湿热处理之后，在衬底的暴露表面上形成衬垫层，包括在沟槽中的衬底的暴露的硅表面以及掩模层的侧壁和表面。 在沟槽和衬底上沉积氧化物层并填充沟槽。 进行平坦化处理，直到掩模层被曝光。 去除掩模层和焊盘氧化物层以完成浅沟槽隔离结构。

公开(公告)号：US09245792B2

公开(公告)日：2016-01-26

申请号：US12179991

申请日：2008-07-25

申请人： Neng-Kuo Chen ,  Kuo-Hwa Tzeng ,  Cheng-Yuan Tsai

发明人： Neng-Kuo Chen ,  Kuo-Hwa Tzeng ,  Cheng-Yuan Tsai

IPC分类号： H01L21/4763 ,  H01L21/768 ,  H01L21/02 ,  H01L21/316

CPC分类号： H01L21/7681 ,  H01L21/02134 ,  H01L21/02137 ,  H01L21/02164 ,  H01L21/022 ,  H01L21/02203 ,  H01L21/02274 ,  H01L21/31608 ,  H01L21/76801

摘要： Methods of fabricating interconnect structures in a semiconductor integrated circuit (IC) are presented. A preferred embodiment comprises forming interconnect lines and vias through a dual-damascenes process. It includes forming a via dielectric layer, an etch stop layer directly over the via dielectric layer, and a trench dielectric layer over the etch stop layer. The etch stop layer is patterned through a first photolithography and etch process to form openings in the etch stop layer, prior to the formation of the trench dielectric layer. A second photolithography and etch process is performed after formation of the trench dielectric layer to create trench openings in the trench dielectric layer and via openings in the via dielectric layer, where the patterned etch stop layer acts as a hard-mask in forming vias in the via dielectric layer.

摘要翻译： 提出了在半导体集成电路（IC）中制造互连结构的方法。 优选实施例包括通过双重镶嵌工艺形成互连线和通孔。 它包括形成通孔电介质层，直接在通孔电介质层上的蚀刻停止层，以及在蚀刻停止层上的沟槽电介质层。 在形成沟槽电介质层之前，蚀刻停止层通过第一光刻和蚀刻工艺图案化以在蚀刻停止层中形成开口。 在形成沟槽电介质层之后进行第二光刻和蚀刻工艺，以在通孔电介质层中的沟槽电介质层和通孔中形成沟槽开口，其中图案化的蚀刻停止层在形成通孔的过程中用作硬掩模 通过电介质层。

公开(公告)号：US08853052B2

公开(公告)日：2014-10-07

申请号：US13204352

申请日：2011-08-05

申请人： Gin-Chen Huang ,  Yi-An Lin ,  Ching-Hong Jiang ,  Neng-Kuo Chen ,  Sey-Ping Sun ,  Clement Hsingjen Wann

发明人： Gin-Chen Huang ,  Yi-An Lin ,  Ching-Hong Jiang ,  Neng-Kuo Chen ,  Sey-Ping Sun ,  Clement Hsingjen Wann

IPC分类号： H01L21/76 ,  H01L29/00 ,  H01L21/308 ,  H01L21/3105 ,  H01L21/762

CPC分类号： H01L21/76224 ,  H01L21/3081 ,  H01L21/31053 ,  H01L21/31055

摘要： A method for fabricating a semiconductor device is disclosed. An exemplary method includes a providing substrate. A dielectric layer is formed over the semiconductor substrate and a stop layer is formed over the dielectric layer. The stop layer and the dielectric layer comprise a different material. The method further includes forming a patterned hard mask layer over the stop layer and etching the semiconductor substrate through the patterned hard mask layer to form a plurality of trenches. The method also includes depositing an isolation material on the semiconductor substrate and substantially filling the plurality of trenches. Thereafter, performing a CMP process on the semiconductor substrate, wherein the CMP process stops on the stop layer.

摘要翻译： 公开了一种制造半导体器件的方法。 一种示例性方法包括提供衬底。 在半导体衬底上形成电介质层，并在电介质层上形成阻挡层。 阻挡层和电介质层包括不同的材料。 该方法还包括在停止层上形成图案化的硬掩模层，并通过图案化的硬掩模层蚀刻半导体衬底以形成多个沟槽。 该方法还包括在半导体衬底上沉积隔离材料并基本上填充多个沟槽。 此后，在半导体衬底上执行CMP处理，其中CMP处理在停止层上停止。

公开(公告)号：US08319311B2

公开(公告)日：2012-11-27

申请号：US12688939

申请日：2010-01-18

申请人： Neng-Kuo Chen ,  Cheng-Yuan Tsai ,  Kuo-Hwa Tzeng

发明人： Neng-Kuo Chen ,  Cheng-Yuan Tsai ,  Kuo-Hwa Tzeng

IPC分类号： H01L29/78

CPC分类号： H01L21/76232 ,  H01L29/66795 ,  H01L29/785

摘要： A method of forming an integrated circuit structure includes providing a semiconductor substrate including a top surface; forming an opening extending from the top surface into the semiconductor substrate; and performing a first deposition step to fill a first dielectric material into the opening. The first dielectric material is then recessed. A second deposition step is performed to fill a remaining portion of the opening with a second dielectric material. The second dielectric material is denser than the first dielectric material. The second dielectric material is recessed until a top surface of the second dielectric material is lower than the top surface of the semiconductor substrate.

摘要翻译： 形成集成电路结构的方法包括提供包括顶表面的半导体衬底; 形成从所述顶表面延伸到所述半导体衬底中的开口; 以及执行第一沉积步骤以将第一介电材料填充到所述开口中。 然后第一介电材料凹入。 执行第二沉积步骤以用第二电介质材料填充开口的剩余部分。 第二电介质材料比第一电介质材料更致密。 第二电介质材料凹入直到第二电介质材料的顶表面低于半导体衬底的顶表面。

公开(公告)号：US20110195559A1

公开(公告)日：2011-08-11

申请号：US12703979

申请日：2010-02-11

申请人： Neng-Kuo Chen ,  Kuo-Hwa Tzeng ,  Cheng-Yuan Tsai

发明人： Neng-Kuo Chen ,  Kuo-Hwa Tzeng ,  Cheng-Yuan Tsai

IPC分类号： H01L21/762

CPC分类号： H01L21/76224

摘要： An embodiment of the disclosure includes a method of forming a shallow trench isolation structure. A substrate is provided. The substrate includes a top surface. A trench is formed extending from the top surface into the substrate. The trench has sidewalls and a bottom surface. A liner oxide layer is formed on the sidewalls and the bottom surface. The liner oxide layer is treated in a plasma environment comprises at least one of NF3, F2, and BF2. The trench is filled with a dielectric layer.

摘要翻译： 本公开的实施例包括形成浅沟槽隔离结构的方法。 提供基板。 衬底包括顶表面。 从顶表面延伸到衬底中形成沟槽。 沟槽具有侧壁和底面。 衬里氧化物层形成在侧壁和底表面上。 在等离子体环境中处理衬里氧化物层包括NF3，F2和BF2中的至少一种。 沟槽填充有介电层。

公开(公告)号：US20100261323A1

公开(公告)日：2010-10-14

申请号：US12819229

申请日：2010-06-21

申请人： Neng-Kuo Chen ,  Chien-Chung Huang

发明人： Neng-Kuo Chen ,  Chien-Chung Huang

IPC分类号： H01L21/8238 ,  H01L21/316

CPC分类号： H01L21/823807 ,  H01L29/665 ,  H01L29/7843

摘要： A method of forming a metal-oxide-semiconductor (MOS) transistor device is disclosed. A semiconductor substrate is prepared first, and the semiconductor substrate has agate structure, a source region and a drain region. Subsequently, a stress buffer layer is formed on the semiconductor substrate, and covers the gate structure, the source region and the drain region. Thereafter, a stressed cap layer is formed on the stress buffer layer, and a tensile stress value of the stressed cap layer is higher than a tensile stress value of the stress buffer layer. Since the stress buffer layer can prevent the stressed cap layer from breaking, the MOS transistor device can be covered by a stressed cap layer having an extremely high tensile stress value in the present invention.

摘要翻译： 公开了一种形成金属氧化物半导体（MOS）晶体管器件的方法。 首先制备半导体衬底，并且半导体衬底具有玛瑙结构，源极区和漏极区。 接着，在半导体基板上形成应力缓冲层，覆盖栅极结构，源极区域和漏极区域。 此后，在应力缓冲层上形成应力覆盖层，并且应力覆盖层的拉伸应力值高于应力缓冲层的拉伸应力值。 由于应力缓冲层可以防止应力覆盖层破裂，所以在本发明中，MOS晶体管器件可以被具有非常高的拉伸应力值的应力覆盖层覆盖。