公开(公告)号：US20130099285A1

公开(公告)日：2013-04-25

申请号：US13517815

申请日：2012-06-14

申请人： In-jun Hwang ,  Jae-joon Oh ,  Jae-won Lee ,  Hyo-ji Choi

发明人： In-jun Hwang ,  Jae-joon Oh ,  Jae-won Lee ,  Hyo-ji Choi

IPC分类号： H01L29/778

CPC分类号： H01L29/2003 ,  H01L29/1029 ,  H01L29/1608 ,  H01L29/42316 ,  H01L29/42376 ,  H01L29/7786 ,  H01L29/7789

摘要： According to example embodiments a transistor includes a channel layer on a substrate, a first channel supply layer on the channel, a depletion layer, a second channel supply layer, source and drain electrodes on the first channel supply layer, and a gate electrode on the depletion layer. The channel includes a 2DEG channel configured to generate a two-dimensional electron gas and a depletion area. The first channel supply layer corresponds to the 2DEG channel and defines an opening that exposes the depletion area. The depletion layer is on the depletion area of the channel layer. The second channel supply layer is between the depletion layer and the depletion area.

摘要翻译： 根据示例性实施例，晶体管包括衬底上的沟道层，沟道上的第一沟道供应层，耗尽层，第二沟道供应层，第一沟道供应层上的源电极和漏电极，以及栅电极 耗尽层 通道包括被配置为产生二维电子气和耗尽区的2DEG通道。 第一通道供应层对应于2DEG通道并且限定暴露耗尽区的开口。 耗尽层在通道层的耗尽区上。 第二通道供应层位于耗尽层和耗尽区之间。

公开(公告)号：US20140001438A1

公开(公告)日：2014-01-02

申请号：US13837336

申请日：2013-03-15

申请人： Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI ,  Young-jo TAK

发明人： Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI ,  Young-jo TAK

IPC分类号： H01L29/15 ,  H01L21/02

CPC分类号： H01L29/151 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02581 ,  H01L21/02587 ,  H01L29/2003

摘要： A semiconductor device includes a buffer structure on a silicon substrate, and at least one gallium nitride-based semiconductor layer on the buffer structure. The buffer structure includes a plurality of nitride semiconductor layers and a plurality of stress control layers that are alternately disposed with the plurality of nitride semiconductor layer. The plurality of stress control layers include a IV-IV group semiconductor material.

摘要翻译： 半导体器件包括在硅衬底上的缓冲结构和缓冲结构上的至少一个氮化镓基半导体层。 缓冲结构包括与多个氮化物半导体层交替设置的多个氮化物半导体层和多个应力控制层。 多个应力控制层包括IV-IV族半导体材料。

公开(公告)号：US20130082240A1

公开(公告)日：2013-04-04

申请号：US13571949

申请日：2012-08-10

申请人： Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

发明人： Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

IPC分类号： H01L29/778

CPC分类号： H01L29/66431 ,  H01L29/0649 ,  H01L29/1066 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/66462 ,  H01L29/7786

摘要： A high electron mobility transistor (HEMT) includes a substrate, an HEMT stack spaced apart from the substrate, and a pseudo-insulation layer (PIL) disposed between the substrate and the HEMT stack. The PIL layer includes at least two materials having different phases. The PIL layer defines an empty space that is wider at an intermediate portion than at an entrance of the empty space.

摘要翻译： 高电子迁移率晶体管（HEMT）包括衬底，与衬底间隔开的HEMT堆叠以及设置在衬底和HEMT堆叠之间的伪绝缘层（PIL）。 PIL层包括具有不同相的至少两种材料。 PIL层定义了一个空间，它在中间部分比在空间的入口处更宽。

公开(公告)号：US08741706B2

公开(公告)日：2014-06-03

申请号：US13944444

申请日：2013-07-17

申请人： Jun-youn Kim ,  Jae-won Lee ,  Hyo-ji Choi

发明人： Jun-youn Kim ,  Jae-won Lee ,  Hyo-ji Choi

IPC分类号： H01L21/18 ,  H01L21/302 ,  H01L29/66

CPC分类号： H01L29/66431 ,  H01L29/0649 ,  H01L29/1066 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/66462 ,  H01L29/7786

摘要： A high electron mobility transistor (HEMT) includes a substrate, an HEMT stack spaced apart from the substrate, and a pseudo-insulation layer (PIL) disposed between the substrate and the HEMT stack. The PIL layer includes at least two materials having different phases. The PIL layer defines an empty space that is wider at an intermediate portion than at an entrance of the empty space.

摘要翻译： 高电子迁移率晶体管（HEMT）包括衬底，与衬底间隔开的HEMT堆叠以及设置在衬底和HEMT堆叠之间的伪绝缘层（PIL）。 PIL层包括具有不同相的至少两种材料。 PIL层定义了一个空间，它在中间部分比在空间的入口处更宽。

公开(公告)号：US20140042492A1

公开(公告)日：2014-02-13

申请号：US13835704

申请日：2013-03-15

申请人： Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

发明人： Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

IPC分类号： H01L29/267 ,  H01L21/02

CPC分类号： H01L29/267 ,  G11C11/161 ,  H01L21/02104 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L29/2003

摘要： A semiconductor buffer structure may include a silicon substrate and a buffer layer that is formed on the silicon substrate. The buffer layer may include a first layer, a second layer formed on the first layer, and a third layer formed on the second layer. The first layer may include AlxInyGa1-x-yN (0≦x≦1, 0≦y≦1, 0≦x+y≦1) and have a lattice constant LP1 that is smaller than a lattice constant LP0 of the silicon substrate. The second layer may include AlxInyGa1-x-yN (0≦x

摘要翻译： 半导体缓冲结构可以包括硅衬底和形成在硅衬底上的缓冲层。 缓冲层可以包括第一层，形成在第一层上的第二层和形成在第二层上的第三层。 第一层可以包括Al x In y Ga 1-x-y N（0 @ x @ 1，0 @ y @ 1，x @ x + y @ 1），并且具有小于硅衬底的晶格常数LP0的晶格常数LP1。 第二层可以包括Al x In y Ga 1-x-y N（0 @ x <1,0

公开(公告)号：US20130069074A1

公开(公告)日：2013-03-21

申请号：US13610025

申请日：2012-09-11

申请人： Jae-won LEE ,  Su-hee CHAE ,  Jun-youn KIM ,  In-jun HWANG ,  Hyo-ji CHOI

发明人： Jae-won LEE ,  Su-hee CHAE ,  Jun-youn KIM ,  In-jun HWANG ,  Hyo-ji CHOI

IPC分类号： H01L29/778 ,  H01L21/335 ,  H01L29/205

CPC分类号： H01L29/0649 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

摘要： According to an example embodiment, a power device includes a substrate, a nitride-containing stack on the substrate, and an electric field dispersion unit. Source, drain, and gate electrodes are on the nitride-containing stack. The nitride-containing stack includes a first region that is configured to generate a larger electric field than that of a second region of the nitride-containing stack. The electric field dispersion unit may be between the substrate and the first region of the nitride-containing stack.

摘要翻译： 根据示例性实施例，功率器件包括衬底，衬底上的含氮化物的叠层和电场分散单元。 源极，漏极和栅电极位于含氮化物的堆叠上。 含氮化物的堆叠包括被配置为产生比含氮化物堆叠的第二区域更大的电场的第一区域。 电场分散单元可以在衬底和含氮化物堆叠的第一区域之间。

公开(公告)号：US09543391B2

公开(公告)日：2017-01-10

申请号：US13517815

申请日：2012-06-14

申请人： In-jun Hwang ,  Jae-joon Oh ,  Jae-won Lee ,  Hyo-ji Choi

发明人： In-jun Hwang ,  Jae-joon Oh ,  Jae-won Lee ,  Hyo-ji Choi

IPC分类号： H01L29/20 ,  H01L29/423 ,  H01L29/778 ,  H01L29/10 ,  H01L29/16

CPC分类号： H01L29/2003 ,  H01L29/1029 ,  H01L29/1608 ,  H01L29/42316 ,  H01L29/42376 ,  H01L29/7786 ,  H01L29/7789

摘要： According to example embodiments a transistor includes a channel layer on a substrate, a first channel supply layer on the channel, a depletion layer, a second channel supply layer, source and drain electrodes on the first channel supply layer, and a gate electrode on the depletion layer. The channel includes a 2DEG channel configured to generate a two-dimensional electron gas and a depletion area. The first channel supply layer corresponds to the 2DEG channel and defines an opening that exposes the depletion area. The depletion layer is on the depletion area of the channel layer. The second channel supply layer is between the depletion layer and the depletion area.

摘要翻译： 根据示例性实施例，晶体管包括衬底上的沟道层，沟道上的第一沟道供应层，耗尽层，第二沟道供应层，第一沟道供应层上的源电极和漏电极，以及栅电极 耗尽层 通道包括被配置为产生二维电子气和耗尽区的2DEG通道。 第一通道供应层对应于2DEG通道并且限定暴露耗尽区的开口。 耗尽层在通道层的耗尽区上。 第二通道供应层位于耗尽层和耗尽区之间。

公开(公告)号：US09136430B2

公开(公告)日：2015-09-15

申请号：US13963476

申请日：2013-08-09

申请人： Young-jo Tak ,  Jae-kyun Kim ,  Joo-sung Kim ,  Jun-youn Kim ,  Jae-won Lee ,  Hyo-ji Choi

发明人： Young-jo Tak ,  Jae-kyun Kim ,  Joo-sung Kim ,  Jun-youn Kim ,  Jae-won Lee ,  Hyo-ji Choi

IPC分类号： H01L33/12 ,  H01L21/02 ,  H01L33/00

CPC分类号： H01L33/12 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L33/0066 ,  H01L33/0079

摘要： A method of manufacturing a semiconductor device includes forming a silicon substrate, forming a buffer layer on the silicon substrate, and forming a nitride semiconductor layer on the buffer layer. The buffer layer includes a first layer, a second layer, and a third layer. The first layer includes AlxInyGa1-x-yN (0≦x≦1, 0≦y≦1, 0≦x+y≦1) and has a lattice constant LP1 that is smaller than a lattice constant LP0 of the silicon substrate. The second layer is formed on the first layer, includes AlxInyGa1-x-yN (0≦x

摘要翻译： 制造半导体器件的方法包括形成硅衬底，在硅衬底上形成缓冲层，并在缓冲层上形成氮化物半导体层。 缓冲层包括第一层，第二层和第三层。 第一层包括Al x In y Ga 1-x-y N（0＆nlE; x＆nlE; 1,0＆amp; nlE; y＆ 第二层形成在第一层上，包括Al x In y Ga 1-x-y N（0＆nlE; x <1,0＆lt; nlE; y <1,0

公开(公告)号：US20140045284A1

公开(公告)日：2014-02-13

申请号：US13963476

申请日：2013-08-09

申请人： Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

发明人： Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

IPC分类号： H01L33/12

CPC分类号： H01L33/12 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L33/0066 ,  H01L33/0079

摘要： A method of manufacturing a semiconductor device includes forming a silicon substrate, forming a buffer layer on the silicon substrate, and forming a nitride semiconductor layer on the buffer layer. The buffer layer includes a first layer, a second layer, and a third layer. The first layer includes AlxInyGa1-x-yN (0≦x≦1, 0≦y≦1, 0≦x+y≦1) and has a lattice constant LP1 that is smaller than a lattice constant LP0 of the silicon substrate. The second layer is formed on the first layer, includes AlxInyGa1-x-yN (0≦x

摘要翻译： 制造半导体器件的方法包括形成硅衬底，在硅衬底上形成缓冲层，并在缓冲层上形成氮化物半导体层。 缓冲层包括第一层，第二层和第三层。 第一层包括Al x In y Ga 1-x-y N（0 @ x @ 1，0 @ y @ 1，x @ x + y @ 1），并且具有小于硅衬底的晶格常数LP0的晶格常数LP1。 第二层形成在第一层上，包括Al x In y Ga 1-x-y N（0≤x≤1,0≤y≤1,0@ x + y <1），并且具有大于LP1的晶格常数LP2， 小于LP0。 第三层形成在第二层上，包括Al x In y Ga 1-x-y N（0≤x≤1,0≤y≤1,0@ x + y <1），并具有小于LP2的晶格常数LP3。

公开(公告)号：US20130302953A1

公开(公告)日：2013-11-14

申请号：US13944444

申请日：2013-07-17

申请人： Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

发明人： Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

IPC分类号： H01L29/66

CPC分类号： H01L29/66431 ,  H01L29/0649 ,  H01L29/1066 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/66462 ,  H01L29/7786

摘要： A high electron mobility transistor (HEMT) includes a substrate, an HEMT stack spaced apart from the substrate, and a pseudo-insulation layer (PIL) disposed between the substrate and the HEMT stack. The PIL layer includes at least two materials having different phases. The PIL layer defines an empty space that is wider at an intermediate portion than at an entrance of the empty space.